طراحی تقویت کننده کم نویز بر اساس تکنیک تطبیق نویز اصلاح شده

مصرف توان بالا،‏ یکی از چالش‌های اساسی در طراحی تقویت کننده کم نویز با روش تطبیق همزمان نویز و امپدانس می ‌باشد. در این مقاله یک روش طراحی برای کاهش توان مصرفی تقویت کننده‌های کم نویز ارائه شده است. در ابتدا به بررسی اثرات ولتاژهای نقطه کار و ابعاد تزانزیستور برروی پارامترهای نویزی پرداخته خواهد شد. در نظر گرفتن اثر پارامترهای ترانزیستور روی عملکرد نویز،‏ منجر به طراحی تقویت کننده کم نویز با عدد نویز کم و مصرف توان پایین می‌گردد. سپس یک تقویت کننده کم نویز با روش پیشنهادی در فرکانس 2‎/5 گیگاهرتز،‏ و پهنای باند تقریبا 1 گیگاهرتز در تکنولوژی tsmc cmos 0.18µm طراحی گردیده که نتایج شبیه سازی پسا جانمایی،‏ نشان دهنده توان مصرفی mw 1‎/2،‏ تحت ولتاز تغذیه 4‎/1 ولت،‏ عدد نویز db 71‎/2،‏عدد نویز کمینه db 1‎/2،‏ بهره توان db 38‎/16،‏ ایزولاسیون معکوس db 42‎/40-،‏ تلفات بازگشتی ورودی db 45‎/21- و تلفات بازگشتی خروجی db 59‎/23- است