طراحی و پیاده سازی مدار برنامه ریز بهبود یافته برای کاهش اثر فراجهش با تکنیک پوزیکست

در این مقاله یک مدار قابل برنامه‌ریزی برای ساخت پالس پوزیکست ارایه شده است. در این طرح ابتدا، پالس اصلی تاخیر داده می‌شود، سپس پالس اصلی و تاخیر یافته توسط جمع‌کننده جمع می‌شوند. در مدار تاخیر ارایه شده، تاخیر در لبه بالارونده و پایین‌رونده با دو مجموعه کد متفاوت کنترل می‌شود. همچنین در مدار جمع‌کننده ارایه شده، سطوح اول ولتاژ پالس پوزیکست در لبه بالارونده و پایین‌رونده با دو مجموعه کد ورودی متفاوت کنترل می‌شود. با ترکیب کردن مدار تاخیر و مدار جمع‌کننده، یک مدار قابل برنامه‌ریزی برای ساخت پالس پوزیکست ارایه شده است. نتایج شبیه‌سازی نشان می‌دهد که مدارات تاخیر و جمع‌کننده به صورت خطی نسبت به کد ورودی عمل می‌کنند. در نهایت پالس پوزیکست ساخته شده بر روی مدار rlc اعمال شده است و نتایج شبیه‌سازی نشان می‌دهد که در مدار rlc، متوسط کاهش فراجهش در لبه‌های بالارونده و پایین‌رونده به ترتیب برابر 78/91% و 56/98% است. همچنین متوسط بهبود زمان نشست در این لبه‌ها برابر 7/70% و 47/90% است.