روشی جدید در جهت بهینه سازی پاسخ لحظه ای جریان بار با بافر ولتاژ در یک رگولاتور Ldo و نتایج ساخت آزمایشگاهی

در این مقاله ایده اضافه کردن یک بافر ولتاژ با انرژی کافی برای یک رگولاتور با افت ولتاژ کم (ldo ) مطرح می گردد. بافر ولتاژ پیشنهادی اضافه شده، شامل یک مدار افزایش جریان می شود که ویژگی روشن شدن سریع و خاموشی اتوماتیک را دارد و می تواند بصورت لحظه ای یک جریان اضافی برای شارژ و دشارژ خازن بزرگ گیت ترانزیستور قدرت فراهم نماید. بافر ولتاژ همچنین قادر است که slew rate (sr) در گیت ترانزیستور قدرت را افزایش دهد، بنابراین جریان خاموشی ldo بصورت ثابت در حالت پایدار، در سطح کمی باقی می ماند. به علاوه مدار افزایش جریان پیشنهادی یک شبکه فیدبک موازی خازنی است که پهنای باند حلقه ldo را بهبود می بخشد. بافر ولتاژ پیشنهادی اعمال شده به یک ldo، با ترانزیستورهای bjt طراحی و شبیه سازی شده است. ldo، با ولتاژv 3 عمل کرده و ولتاژ خروجی روی v2 تنظیم می شود. ماکزیمم جریان 100ma بوده و جریان خاموشی (iq) اندازه گیری شده 4ua است. انحراف گذرای بار ولتاژ تنظیم شده نیز کوچک است. با استفاده از نتایج شبیه سازی و ساخت نمونه آزمایشگاهی به صورت برد مدار چاپی می توان مشاهده نمود که بافر ولتاژ پیشنهادی می تواند بصورت موثر اسپایک های ولتاژ گذرا را کاهش دهد.