کاهش توان مصرفی و مقاوم سازی یک جمع کننده در برابر حمله تحلیل توان بر پایه فناوری نوظهور گرافین

در این مقاله، با کاهش توان مصرفی، برای اولین بار نقش فناوری نوظهور گرافین بر افزایش امنیت در برابر حمله تحلیل توان در مدارهای جمع کننده دیجیتالی بررسی شده است. روش‌های طراحی استاتیک (static) و منطق مد جریانی (cml) برای طراحی جمع کننده‌ها یک، چهار و هشت بیتی در فناوری‌های سیلیکون و گرافین بکار گرفته شده است. در شبیهسازی برای ترانزیستورهای گرافینی از یک مدل سازگار با spice و برای ترانزیستورهای سیلیکونی finfet از یک مدل ptm استفاده می‌شود. تحلیل نتایج نشان می‌دهد که جمع کننده‌های static مبتنی بر گرافین، کمترین مصرف انرژی را دارند. همچنین تحلیل بالازدگی‌ها و انحراف معیار در دنباله توان یک جمع کننده 8 بیتی تایید می‌کند که جمع کننده cml مبتنی بر گرافین (gcml) مقاوم‌ترین طرح در برابر حمله تحلیل توان در میان طراحی‌های static و cml است. نهایتا یک روش ترکیبی جدید با ارائه یک مدار پیشنهاد می‌شود که در آن امنیت با ایجاد بینظمی در دنباله توان افزایش یافته است زیرا امکان تشخیص صحیح داده با مشکل مواجه می‌شود. بر این اساس جمع کننده طراحی شده با روش پیشنهادی ضمن کاهش توان مصرفی نسبت به جمع کننده cml، امنیت بالاتری را با ایجاد الگویی متمایز در دنباله توان به همراه دارد.

Lowering power consumption and improving resistance against power analysis attack of an adder with graphenebased emerging technology

In this paper, for the first time, the role of graphenebased emerging technology has been investigated in digital adder circuits. The aims are to decrease power consumption and enhance security against power analysis attack. Static and current mode logic (CML) styles are employed to design one, four, and eightbit adders in silicon and graphene technologies. In simulations, a SPICEcompatible model for graphene transistors and a PTM model for silicon FINFET transistors are used. Results reveal that the graphenebased static adders show the least power consumption. For an 8bit adder, power overshoots and standard deviation from power traces confirm that a graphenebased CML (GCML) adder is the most robust scheme against power analysis attack among the static and CML designs. Eventually, a new hybrid approach is proposed by providing a circuit in which security is enhanced by creating an irregularity in the power trace and this makes the data detection more difficult. Accordingly, an adder based on the proposed approach yield higher security with a different pattern of a power trace and also contains lower power consumption than pure CMLbased adders.