|
|
|
|
تحلیل و طراحی سنتزکننده فرکانس برپایه ساختارحلقه قفل فاز نوع سوم برای سیستم های رادار موج پیوسته با مدولاسیون فرکانس
|
|
|
|
|
|
|
|
نویسنده
|
علایی صلوات علی ,سعیدی سعید
|
|
منبع
|
صنايع الكترونيك - 1398 - دوره : 10 - شماره : 1 - صفحه:5 -18
|
|
|
|
|
چکیده
|
در این مقاله، پیشنهاد به کارگیری حلقه قفل فاز نوع سوم در سنتزکننده های فرکانس عدد کسری برای سیستم رادار موج پیوسته با مدولاسیون فرکانس مطرح می شود. تحلیل حلقه قفل فاز نوع سوم و مقایسه آن با حلقه قفل فاز متداول نوع دوم نشان می دهد که این ساختار تغییرات فرکانس خطی در سیستم رادار موج پیوسته را با دقت بیشتری دنبال می کند و خطای فاز ماندگار در آن، برخلاف حلقه قفل فاز نوع دوم، به طور مستقل از پهنای باند حلقه و یا شیب تغییرات فرکانس خروجی، به صفر می رسد. با توجه به شرایط پایداری، توان مصرفی، نویز فاز خروجی و دقت مورد نیاز برای مدولاسیون فرکانس، روند طراحی سنتزکننده فرکانس مبتنی بر حلقه قفل فاز نوع سوم در این مقاله بیان شده و برمبنای آن، یک سنتزکننده فرکانس عدد کسری به همراه مدولاتور دلتا سیگما جهت اعمال مدولاسیون مثلثی در فرکانس مرکزی 10 گیگاهرتز با شیب تغییرات فرکانس 2 مگاهرتز بر میکروثانیه طراحی می شود. شبیه سازی مدار طراحی شده در فناوری 0.18 میکرومتر سی ماس، کاهش 34 درصدی خطای فرکانس خروجی را نسبت به طراحی با ساختار حلقه قفل فاز نوع دوم، در توان مصرفی یکسان، نشان می دهد.
|
|
کلیدواژه
|
رادار موج پیوسته با مدولاسیون فرکانس، سنتزکننده فرکانس عدد کسری، حلقه قفل فازنوع سوم، فیلترحلقه، مدولاتور دلتا-سیگما
|
|
آدرس
|
دانشگاه تربیت مدرس, دانشکده مهندسی برق و کامپیوتر, ایران, دانشگاه تربیت مدرس, دانشکده مهندسی برق و کامپیوتر, ایران
|
|
پست الکترونیکی
|
saeed.saeedi@modares.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Analysis and Design of a TypeIII PLLbased Frequency Synthesizer for FMCW Radar Applications
|
|
|
|
|
Authors
|
Alaee Salavat Ali ,Saeedi Saeed
|
|
Abstract
|
In this paper, a fractionalN frequency synthesizer based on typeIII phase locked loop (PLL) architecture is proposed for frequency modulated continuous wave (FMCW) radar systems. Analysis of the typeIII PLL shows that it generates linear frequency ramps more accurately compared with its typeII counterpart and its steadystate phase error is zero, independent of the loop bandwidth and rate of the frequency variation. Considering the stability issues, power consumption, output phase noise and accuracy of the frequency ramp generation, design procedure of the typeIII FMCW frequency synthesizer is presented in this paper. Based on this procedure, a fractionalN frequency synthesizer, which generates the triangular frequency sweep by a deltasigma modulator, is designed at the center frequency of 10 GHz with frequency variation rate of 2 MHz/µs. Simulation results of the circuit, designed in a 0.18µm CMOS technology, illustrates that the frequency error is reduced by about 34% compared to the typeII PLL, designed at the same power consumption.
|
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|