|
|
|
|
طراحی فلیپفلاپ نوع d سه سطحی مبتنی بر gnrfet با توان مصرفی کم همراه با قابلیت ریست
|
|
|
|
|
|
|
|
نویسنده
|
رحمانی دادوکلائی محمد رضا ,غلامی محمد ,ناظریان وحدت
|
|
منبع
|
هفتمين كنفرانس ملي دستاوردهاي نوين در برق، كامپيوتر و صنايع - 1404 - دوره : 7 - هفتمین کنفرانس ملی دستاوردهای نوین در برق، کامپیوتر و صنایع - کد همایش: 04250-96281 - صفحه:0 -0
|
|
چکیده
|
فلیپفلاپ نوع d به دلیل سادگی و کارایی بالا، بهعنوان عنصر کلیدی در مدارهای ترتیبی دیجیتال، کاربرد گستردهای در طراحی رجیسترها، شمارندهها و مدارهای کنترلی دارد. با این حال، بهمنظور افزایش قابلیت اطمینان، افزودن امکان ریست در ساختار فلیپفلاپ امری ضروری است. از سوی دیگر، مدار آشکارساز اختلاف فاز و فرکانس (pfd) بهعنوان یکی از بلوکهای اصلی حلقههای قفل فاز (pll)، به فلیپفلاپهایی با سرعت بالا، توان مصرفی کم و قابلیت ریست مطمئن نیاز دارد. در این مقاله، یک فلیپفلاپ نوع d سه سطحی که از قابلیت ریست برخوردار است، با تکنولوژی 32 نانومتر gnrfet طراحی و در نرمافزار hspice شبیهسازی شده است. نتایج بهدستآمده نشان میدهد که این مدار پیشنهادی در مقایسه با بهترین کار مرجع در پارامتر تاخیر 44/8 درصد، در پارامتر توان مصرفی 48/56 درصد و در پارامتر pdp 16/60 درصد بهبود داشته است. این ویژگیها، فلیپفلاپ پیشنهادی را به گزینهای مناسب برای بهکارگیری در نسل آینده مدارهای دیجیتال کممصرف و پرسرعت تبدیل میسازد.
|
|
کلیدواژه
|
ترانزیستور اثر میدان نانونوار گرافن، فلیپفلاپ نوع d، سه سطحی، hspice
|
|
آدرس
|
, iran, , iran, , iran
|
|
پست الکترونیکی
|
v.nazerian@umz.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
low-power three-level d-type flip-flop design based on gnrfet with reset capability
|
|
|
|
|
Authors
|
|
|
Abstract
|
d-type flip-flops are widely used in the design of registers, counters, and control circuits due to their simplicity and high efficiency as a key element in digital sequential circuits. however, in order to increase reliability, it is necessary to add a reset capability to the flip-flop structure. on the other hand, the phase and frequency difference detector (pfd) circuit, as one of the main blocks of phase-locked loops (plls), requires flip-flops with high speed, low power consumption, and reliable reset capability. in this paper, a three-level d-type flip-flop with reset capability is designed with 32 nm gnrfet technology and simulated in hspice software. the results obtained show that the proposed circuit has improved by 44.8% in delay parameter, 48.56% in power consumption parameter, and 16.60% in pdp parameter compared to the best reference work. these features make the proposed flip-flop a suitable option for use in the next generation of low-power, high-speed digital circuits.
|
|
Keywords
|
graphene nanoribbon field effect transistor ,d flip-flop ,ternary ,hspice
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|