|
|
استفاده از مدل کراس کوپل شده بهمنظور طراحی خازن منفی در فناوری cmos
|
|
|
|
|
نویسنده
|
کاتبی جهرمی محسن ,صفوی محسن
|
منبع
|
تحليل مدارها، داده ها و سامانه ها - 1402 - دوره : 1 - شماره : 2 - صفحه:14 -26
|
چکیده
|
در این مقاله از مدل کراس کوپل شده به منظور طراحی خازن منفی در فناوری cmos استفاده شده و در ادامه به بررسی و مطالعه خازن منفی و کاربرد آن در مدارات گوناگون پرداخته شده است. مدار پیشنهادی در نرم افزار کیدنس با استفاده از فناوری 180 نانومتری به وسیله یک خازن 5 پیکو فاراد ترسیم گردیده است که اندازه تراشه با در نظر گرفتن خازن 5 پیکو فاراد برابر 152.80 میکرومتر در 61.40 میکرومتر می باشد. اندازه تراشه بدون خازن 32 میکرومتر در 61.40 میکرومتر است. در مرحله دوم، مدار پیشنهادی در نرم افزار ads شبیه سازی شده و پاسخ فرکانسی و توان مصرفی آن بررسی شده است. نتایج شبیه سازی نشان می دهد که با خازن بار 5 پیکوفاراد تا فرکانس 500 مگاهرتز، خازن منفی در بازه 1.5 تا 20 پیکوفاراد ایجاد شده که توان مصرفی آن با منبع تغذیه 1.8 ولت در حدودmw 3.5 است. محدوده فرکانسی خازن منفی وسیع و مصرف توان نسبتاً پایین و ضریب کیفیت مناسب از مزیت های مدل پیشنهادی است.
|
کلیدواژه
|
خازن منفی، فناوری cmos، توان مصرفی، کراس کوپل شده
|
آدرس
|
دانشگاه آزاد اسلامی واحد صفاشهر, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد صفاشهر, گروه مهندسی برق, ایران
|
پست الکترونیکی
|
mohsensafavi52@gmail.com
|
|
|
|
|
|
|
|
|
using cross coupled model to design negative capacitor in cmos technology
|
|
|
Authors
|
katebi jahromi mohsen ,safavi mohsen
|
Abstract
|
in this paper, the cross coupled model is used to design the negative capacitor in cmos technology, and then the negative capacitor and its application in various circuits are investigated and studied. the investigation and study of the negative capacitor and its application in various circuits have been discussed in the following article, the proposed circuit was drawn in the cadence software using 180 nm technology with a capacitor of 5pf, the dimension of the chip, considering the capacitor of 5 pf, is equal to 152/80 ×40/61 µm. the dimension of the non capacitor chip is 32 ×61.40 µm. in the second step, the proposed circuit was simulated in ads software and its frequency response and power consumption were checked. the simulation results show that with a load capacitor of 5 pf in the range frequency of 500 mhz, the negative capacitor is produced in the range of 1.5 to 20 pf, that is the power consumption is about 3.5 mw with a 1.8 v power supply. the wide frequency range of the negative capacitor, relatively low power consumption and good quality factor are the advantages of this design.
|
Keywords
|
negative capacitor ,cross coupled ,cmos technology ,power consumption
|
|
|
|
|
|
|
|
|
|
|