|
|
|
|
پیاده‌سازی واحد زمان‌بند واسط شبکه afdx بر روی fpga
|
|
|
|
|
|
|
|
نویسنده
|
بنایی مهتاب ,رحمانیان شهاب‌الدین
|
|
منبع
|
چهارمين كنفرانس ملي اويونيك ايران - 1398 - دوره : 4 - چهارمین کنفرانس ملی اویونیک ایران - کد همایش: 98190-82985 - صفحه:0 -0
|
|
چکیده
|
Afdx یک استاندارد برای شبکه ارتباطی ایمن بر مبنای اترنت و پروتکل های udp/ip است که وجود ویژگی هایی مانند افزونگی و لینک‌های مجازی باعث ایجاد قابلیت اطمینان بسیار بالا در آن می شود. با این وجود اگر طراحی شبکه و اجزاء آن به درستی انجام نشود، تحت شرایط خاص ممکن است خطایی در انتقال اطلاعات ایجاد شود. یکی از راه های کاهش احتمال رخداد خطا، افزایش دقت زمان‌بندی ارسال بسته‌ها در لینک‌های مجازی شبکه afdx است. در این مقاله روش جدیدی برای پیاده‌سازی یک زمان بند با دقت بالا ارائه می شود و بر روی fpga به صورت سخت افزاری پیاده سازی شده و میزان منابع سخت افزاری مورد نیاز ارائه می شود.
|
|
کلیدواژه
|
گذرگاه afdx، زمان بندی، پیاده سازی سخت افزاری، fpga
|
|
آدرس
|
, iran, , iran
|
|
پست الکترونیکی
|
rahmanian@cc.iut.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Authors
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|