یک الگوریتم نگاشت حین اجرای آگاه از قابلیت اطمینان برای بهبود توان عملیاتی سیستم روی تراشه‌های چند هسته‌ای مبتنی بر شبکه روی تراشه

اخیراً کوچک سازی بسیار زیاد ترانزیستور ها، با چگالیِ توانِ بالا و دمای زیاد تراشه همراه بوده است که این امر موجب تسریع روند سالخوردگی و فرآیند فرسایش دستگاه گشته است. سیستم روی تراشه های چند هسته ای نیز از این امر مستثنی نبوده و مساله ی حرارت تراشه و اثرات آن در بلند مدت، چنین دستگاه هایی را بیشتر در معرض پدیده ی سالخوردگی قرار داده است. با افزایش نرخ خرابیِ برخواسته از اثرات پدیده های سالخوردگی همچون جابه جایی الکتریکی، اُفت قابلیت اطمینانِ طول عمر به چالشی محدود کننده برای محققان و طراحان در بستر های محاسباتی همانند سیستم روی تراشه های چند هسته ای مبدل گردیده است. در این پژوهش یک تکنیک نگاشتِ حین اجرایِ آگاه از قابلیت اطمینان با محدودیت طولِ عمر تحت عنوان lasa ارائه شده است. هدف از ارائه ی این الگوریتم، گسترش طول عمر از طریق ایجاد تعادل میان بهره وریِ هسته های سیستم و استفاده از تمام منابع دردسترس به-منظور بهبود توان عملیاتی یک سیستم روی تراشه ی چند هسته ای می باشد. الگوریتم lasa با کاهش 3/12درصدی و 56درصدیِ وارایانس پارامتر مقیاس هسته‌ها نسبت به الگوریتم‌های نگاشت آگاه از قابلیت اطمینان مبتنی بر نگاشت وظایف در ناحیه ی مربعی شکلِ lbc و lbl+lbc، به ترتیب منجر به بهبود 1/2درصدی و 5/2درصدیِ زمان مورد انتظار تا وقوع اولین خرابی سیستم (ttff) گردیده است. همچنین الگوریتم نگاشت پیشنهاد شده در این مقاله با محدود نبودن به نگاشت وظایف در ناحیه ی مربعی شکل سبب بهبود 3درصدی و 7درصدی توان عملیاتی سیستم به ترتیب در مقایسه با الگوریتم‌های نگاشت lbc و lbc+lbl گشته است.