طراحی یک تقویت کننده ی کم نویز در باند 2/4 گیگا هرتز با استفاده از بهبود ساختار در تطبیق امپدانس ورودی

در این مقاله، روشی برای بهبود کارکرد ورودی مدار تقویت کننده ی کم نویز cmos ارایه شده، که این امر منجر به کارکرد بهتر این مدار از لحاظ عدد نویز، افزایش بهره و نیز کاهش توان مصرفی به ازای تغذیه ی پایین شده است. در ساختار پیشنهادی، از ترکیب دو روش دژنراسیون القایی منبع (sid) و سری l برای ورودی تقویت کننده ی کم نویز استفاده شده تا بهترین تطبیق امپدانس در ورودی مدار صورت گیرد. همانگونه که در ادامه نشان داده شده است، این روش در مقایسه با تکنیک افزایش سلف در سورس ترانزیستور بهعلت تطبیق امپدانس، کاراتر و کاربردی تر خواهد بود. نتایج شبیه سازی نشان داده که بهره ی تبدیل این مدار 19.22 دسی بل، عدد نویز 1.76دسی بل و تلفات برگشتی ورودی s11 آن برابر با 25.58- دسی بل است. معماری این مدار بر اساس ولتاژ تغذیه ی 1.5 ولت انجام گرفته است تا توان مصرفی این مدار به 9میلی وات کاهش یابد.