پیاده سازی بهینۀ رقم نقلی خروجی در مدار تمام جمع کنندۀ یک بیتی مبتنی بر تکنیک gdi
|
|
|
|
|
|
|
|
نویسنده
|
مهرابی تهرانی آرش ,ریاحی نسب مهدی
|
|
منبع
|
كنفرانس ملي مهندسي برق و سيستم‌هاي هوشمند ايران - 1400 - دوره : 6 - کنفرانس ملی مهندسی برق و سیستم‌های هوشمند ایران - کد همایش: 00211-11992 - صفحه:0 -0
|
|
چکیده
|
چکیده: در این مقاله طرح مدار یک تمام جمع کننده یک بیتی مبتنی بر تکنیک gdi ارائه شده است که دارای توان پایین ، سرعت بالا و حاصل ضرب توان-تاخیر (pdp) بسیار کمی می باشد. این مدار بر اساس منطق cmos طراحی شده و دارای 20 عدد ترانزیستور است. شبیه سازی های این مدار بر پایه تکنولوژی nm 45، ولتاژ تغذیه v 1، فرکانسmhz 100 و با استفاده از نرم افزار hspice انجام شده است. ایده جدیدی که در این مدار پیاده سازی شده در نحوه محاسبه و تولید رقم نقلی (cout) است. در این مدار رقم حاصل جمع (sum) به روش مرسوم محاسبه می شود، ولی رقم نقلی (cout) با استفاده از یک تکنیک جدید و بر اساس رقم حاصل جمع (sum) محاسبه و تولید می شود. در این مدار، مکانیزمی متشکل از گیت های منطقی مختلف وجود دارد که تشخیص می دهد رقم نقلی (cout) چه مواقعی برابر با رقم حاصل جمع (sum) و چه مواقعی برابر با معکوس آن ( ) باشد. به این ترتیب یک خروجی از روی خروجی دیگر محاسبه می شود. این تکنیک باعث کاهش توان مصرفی، کاهش تاخیر انتشار (افزایش سرعت) و در نتیجه کاهش حاصل ضرب توان-تاخیر (pdp) در مدار تمام جمع کننده یک بیتی شده است.
|
|
کلیدواژه
|
تاخیر انتشار،تکنیک gdi،تمام جمع کنندۀ یک بیتی،حاصل ضرب توان،تاخیر،رقم نقلی خروجی
|
|
آدرس
|
, iran, , iran
|
|
پست الکترونیکی
|
m.riahinasab@pel.iaun.ac.ir
|
|
|
|
|
|
|