بهبود سرعت مبدل های تقریب متوالی با استفاده از ساختار درهم تنیدگی زمانی

پژوهش های اخیر در توسعه مبدل‌های آنالوگ به دیجیتال رجیستر تقریب متوالی (sar adcs) از نظر معماری و عملکرد این مبدل قابل توجه است. ساختار این مبدل به دلیل غیر ضروری بودن تقویت کننده های عملیاتی، برای فرآیندهای جدید cmos مطلوب و مناسب به نظر می رسد. مبدل های sar با استفاده از ساختار درهم تنیدگی زمانی می توانند دستیابی به سرعت تبدیل بسیار بالا و با وضوح 8 بیت را فراهم سازند. همچنین این مبدل برای دقت 10 بیت با سرعت چند صد کیلو نمونه بر ثانیه در کاربردهای با مصرف انرژی بسیار کم، نظیر گره‌های شبکه های حسگر بی‌سیم قابل استفاده است. این مقاله ضمن بررسی نوآوری‌های جدید در مبدل sar ، مصرف کم این مبدل و سایر مزایای آن برای استفاده در بسیاری از فرآیندهای مدرن cmos را بررسی می کند.