پیاده سازی سخت افزاری بهینه الگوریتم jh

توابع هش تقریبا در تمام طرح های رمزنگاری و پروتکل های امنیتی برای ارائه خدمات احراز هویت گنجانده شده اند. یکی از قدرتمندترین و امن‌ترین الگوریتم‌های استخراج رمزنگاری در جهان x11 است، الگوریتمی که بر اساس استفاده از توالی توابع هش مختلف با هدف ارائه بهترین امنیت ممکن برای استخراج ارزهای دیجیتال طراحی شده است. jh یکی از توابع زیر مجموعه x11 است که در سال 2008 معرفی شد و در بین پنج فینالیست مسابقه بین المللی توسعه استاندارد هش جدید sha-3 قرار داشت. در این مقاله هدف ایجاد یک سخت افزار بهینه برای این الگوریتم است. الگوریتم مورد نظر به صورت سخت افزاری با vivado با برد توسعه zc706 پیاده سازی شده و مشخصات مربوط به آن استخراج شده است. با توجه به اینکه تعداد سیکل مورد نیاز برای انجام در هم سازی 42 سیکل است و تعداد بیت مورد پردازش برابر 512 بیت است، نرخ انجام در هم سازی و راندمان عملیاتی طرح برای طرح پیاده سازی شده با برد zc706 برای ساختار تا شده، به ترتیب برابر 5.mhash/s و 2560mbps و همینطور برای ساختار پایپلاین به ترتیب برابر 9.5 mhash/s و 4876 mbps است.