روشهای کاهش شکست مانایی در حافظههای اصلی مبتنی بر stt-mram
|
|
|
|
|
نویسنده
|
مهدوی نوشین ,ابراهیمی مریم
|
منبع
|
اولين كنفرانس بين المللي ايده هاي نو در مهندسي برق - 1402 - دوره : 1 - اولین کنفرانس بین المللی ایده های نو در مهندسی برق - کد همایش: 02230-21684 - صفحه:0 -0
|
چکیده
|
با پیشرفت فناوری، محدودیت های dram چالش های زیادی را در طراحی حافظه اصلی سامانههای کامپیوتری بوجود آورده است. این محدودیت ها سبب گردیده تا طراحان به دنبال جایگزینی حافظه های غیرفرار نوظهور در حافظه اصلی باشند. از میان حافظههای نوظهور، حافظه stt-mram به دلیل مزایای فراوان و شباهت در ساختار و مشخصههای الکتریکی حافظه dramبه عنوان یک فناوری امیدوارکننده در جایگزینی حافظه اصلی محسوب می شود. اما این فناوری به دلیل سوئیچینگ تصادفی و وابستگی شدید به تغییرات دمایی دارای چالش در عملیات نگهداری داده میباشد که قابلیت اطمینان را در حافظه تحت تاثیر قرار می دهد و قبل از بکارگیری این فناوری ها در حافظه اصلی باید راهکاری برای افزایش قابلیت اطمینان در آن ها ارائه گردد. در این مقاله راهکارهای موثر در کاهش خطای نگهداری بررسی و مقایسهی کیفی انجام میشود.
|
کلیدواژه
|
حافظه اصلی، شکست مانایی، فناوری stt ،mram، قابلیت اطمینان
|
آدرس
|
, iran, , iran
|
پست الکترونیکی
|
maryam.ebrahimi@iau.ac.ir
|
|
|
|
|