بررسی رویکردهای بهینه در سنتز و کاربرد مدارهای منطقی برگشت پذیر آدیاباتیک در طراحی امن

طراحان سخت افزار برای تولید تراشه های مجتمع امن و مقرون به صرفه مثل کارتهای هوشمند باید اندازه، امنیت و مصرف انرژی را در نظر بگیرند. برای طراحی ساختارهای های امنیت محور موفق، سخت افزار باید حاوی مکانیسم های حفاظت داخلی باشد که با جلوگیری از حملات جانبی به کانال مانند حمله dpa، مکمل و پوششی برای الگوریتم های رمزنگاری همچون ase، triple des و triple data باشند. رویکردهای مختلفی برای کاهش حملات dpa و امنیت مدارها تا کنون ارائه شده اند که در ادامه بطور خلاصه معرفی میشوند. در این مقاله، اصول ساخت، سنتز و کاربرد مدارهای منطقی آدیاباتیک و برگشت پذیر برای کاربردهای امنیتی بررسی می شوند. ابتدا، یک اثبات ریاضیاتی را مطرح میکنیم تا نشان دهیم منطق برگشت پذیر را میتوان برای طراحی ساختارهای محاسباتی ترتیبی استفاده کرد. سپس، یک الگوریتم جدید برای ساخت مدارهای آدیاباتیک در cmos ارائه می شود. این رویکرد بر مبنای استفاده از منطق برگشت پذیر آدیاباتیک dual-rail است که موجب کاهش متوسط توان و توان تفاضلی می شود. این روش طراحی برای مدارهای کم توان فرکانس پایین که درآنها امنیت، معیار اصلی طراحی است (مانند کارتهای هوشمند)، مناسب می باشد. در ادامه برای کاهش حملات dpa، پیشنهاد می شود از منطق تفاضلی پویای آدیاباتیک یا addl در طراحی تراشه های امن استفاده شود. در این راستا، منطق paddl برای اجرا در ic های امن فرکانس بالا نیز با هدف کاهش توان بکار می رود. در نهایت یک s-box آدیاباتیک ارائه شده که عدم توازن انرژی را در مقایسه با طرح های قبلی کاهش می دهد. این طرح امکان رمزنویسی فوروارد و رمزگشایی معکوس با حداقل overhead را دارد یعنی امکان استفاده مجدد از سخت افزار را میدهد. این اثربخشی از طریق شبیه سازی hspice در فناوری 22nm نشان داده می شود.

investigating optimal approaches in the synthesis and application of adiabatic reversible logic circuits in safe design

hardware designers must consider size, security and power consumption to produce secure and cost-effective integrated chips such as smart cards. to design successful security-oriented structures, the hardware must contain internal protection mechanisms that prevent side attacks to the channel such as dpa attack, complement and cover cryptographic algorithms such as ase, triple des and triple data. various approaches to reduce dpa attacks and circuit security have been presented so far, which are briefly introduced below. in this article, the principles of construction, synthesis and application of adiabatic and reversible logic circuits for security applications are reviewed. first, we present a mathematical proof to show that reversible logic can be used to design sequential computing structures. then, a new algorithm for constructing adiabatic circuits in cmos is presented. this approach is based on the use of dual-rail adiabatic reversible logic, which reduces the average power and differential power. this design method is suitable for low-power, low-frequency circuits in which security is the main design criterion (such as smart cards). next, to reduce dpa attacks, it is suggested to use adiabatic dynamic differential logic or addl in the design of secure chips. in this regard, paddl logic is also used for implementation in high-frequency safe ics with the aim of reducing power. finally, an adiabatic s-box is presented which reduces the energy imbalance in comparison with previous designs. this design has the possibility of forward encryption and reverse decoding with minimal overhead, which means it allows the reuse of hardware. this effectiveness is demonstrated through hspice simulation in 22nm technology.