طراحی و شبیه سازی تقویت کننده تمام تفاضلی با قابلیت راه اندازی بارهای بزرگ و توان مصرفی کم

در این مقاله یک تقویت کننده تمام تفاضلی با کارایی بالا و توان مصرفی موثر در تکنولوژی 180 نانومتر cmos طراحی و توسط نرم افزار hspice شبیه سازی شده است. این تقویت کننده دارای یک مدار فیدبک مد مشترک می باشد که در وارونگی زیر آستانه بایاس شده، بطوریکه اثر بار گذاری روی مدار اصلی ندارد و سطوح ولتاژ مد مشترک را به راحتی تشخیص و حذف می نماید، که این کار باعث بهبود کمیت نسبت رد مد مشترک مدار اصلی می گردد. این تقویت کننده در مد کلاس ab کار می کند و دارای یک مدار جانبی که به صورت خودکار، سرعت چرخشی را در حدود 20 برابر نسبت به تقویت کننده ساده کلاس ab افزایش می دهد و باعث بهبود قابلیت راه اندازی بارهای بزرگ تقویت کننده می گردد. تقویت کننده پیشنهادی از یک مدار جانبی دیگر جهت افزایش بهره تفاضلی در حدود 20 دسیبل نسبت به تقویت کننده ساده و معمولی کلاس ab افزایش می دهد. نتایج شبیه سازی نشان می دهند که مدار پیشنهادی دارای کارایی بالا و دارای ضرایب شایستگی بالایی دارند که در ادبیات موضوع تحقیق تعریف شده اند، در حالیکه توان مصرفی و اتلافی مدار به شدت کاهش یافته است.