شبیه‌سازی و بهینه‌سازی ترانزیستور تونلی دو گیتی- دو ماده‌ای

در این مقاله ما به طراحی و شبیه سازی یک ترانزیستور تونلی جدید پرداخته ایم. ترانزیستورهای فت‌تونلی بدلیل سازوکار جریان تونل‌زنی نوار به نوار، دارای جریان نشتی کم و شیب زیرآستانه کمتر از mv/dec60 هستند و می‌توانند به عنوان جایگزینی مناسب برای ماسفت به منظور استفاده در مدارات کلیدزنی توان پایین باشد. با این حال؛ عیب این ترانزیستورها جریان حالت روشن کمتر آن ها نسبت به ترانزیستورهای ماسفت است. در این مقاله یک ساختار ترانزیستور تونلی دو گیتی – دو ماده‌ای بهینه شده پیشنهاد شده که با اضافه کردن دو ناحیه با آلایش ذاتی به ساختار فت‌تونلی دو گیتی رایج، سعی در افزایش نرخ تونل‌زنی حامل‌ها در مقایسه با ترانزیستورهای تونلی مرسوم شده است. طراحی و شبیه سازی با استفاده از نرم‌افزار سیلواکو - اتلس بصورت دوبعدی صورت گرفته است. نتایج محاسبه شده بصورت زیر است: جریان حالت روشن برابر a/µm6-10×5.49، جریان حالت خاموش برابرa/µm 18-10×2، شیب زیرآستانه برابر mv/dec15.02 و نسبت ion/ioff برابر 1012×2.74. نتایج حاصله نشان دهنده بهبود پارامترهای dc افزاره است.

simulation and optimization of dual gate - dual material tunnel transistor

in this paper, we designed and simulated a new tfet. due to the band-to-band tunneling current mechanism, the tfets show a low current and subthreshold slope of less than 60mv/dec. as a result, they can be a suitable alternative to mosfet for use in low-power switching circuits. but its main disadvantage is its low on-state current compared to mosfet. in this article, an optimized two-gate-two-material tunnel transistor structure is proposed in which the tunneling rate of carriers increased by adding two regions with inherent impurity compared to the common two-gate tfet structures. we simulated the proposed tfet in two dimensions using silvaco-atlas software and analyzed its results. the results are as follows: the on-state current (ion=5.49×10-6a/µm), off current (ioff=2×10-18a/µm), subthreshold slope (ss=15.02mv/dec), and the ion/ioff =2.74×1012. the calculated results show the improvement of the dc parameters of the device.