طراحی یک puf کارآمد با استفاده از روش ترکیبی تاخیر-حافظه
|
|
|
|
|
|
|
|
نویسنده
|
هادیپور امیرحسین ,فلاح باقری نژاد سهیل ,شکریان محمدحسین ,امینیان مهدی
|
|
منبع
|
ششمين همايش ملي فناوريهاي نوين در مهندسي برق، كامپيوتر و مكانيك ايران - 1402 - دوره : 6 - ششمین همایش ملی فناوریهای نوین در مهندسی برق، کامپیوتر و مکانیک ایران - کد همایش: 02221-18264 - صفحه:0 -0
|
|
چکیده
|
امروزه و گسترش دامنه‌ی نیازهای وابسته به تکنولوژی، و به خصوص با ورود اینترنت اشیا به عرصه‌ی ظهور، بوردهای مدارهای مجتمع دیجیتال برنامه‌پذیر، که قابل بازپیکربندی هستند، بیش از پیش مورد استفاده قرار می‌گیرند. این بوردها با توجه به تکنولوژی مورد استفاده در درونشان، می‌توانند در عین پاسخگویی سریع و مناسب، برای انجام عملیات‌های خاص برنامه‌ریزی شوند و از این نظر بسیار انعطاف پذیر هستند. این گسترش استفاده به خصوص در اینترنت اشیاء که تعداد کثیری از داده‌های بعضا محرمانه را جا به جا می‌کنند، نگرانی‌هایی در زمینه‌ی حفظ اطلاعات خصوصی و محرمانه و محافظت از آنها در برابر حملات فیزیکی و سایبری را ایجاد کرده‌است. در این زمینه و برای پاسخ به این نیاز، توابع تکثیرناپذیر فیزیکی که توابع منطقاً ساده‌ای هستند و از مشخصه‌های الکترونیکی درونی و منحصر به فرد دستگاه‌ها استفاده می‌کنند، معرفی شده‌اند. آربیترها که نوعی از پاف‌ها هستند به دلیل ماهیت ساختاری این دسته از بوردها و تلاقی آن در مواردی با ساختار این توابع، همواره چالش‌هایی را در پیاده‌سازی به همراه داشته‌اند و امضاهای تولید شده توسط این نوع توابع از نظر منحصر به فرد بودن مشکلاتی داشته‌اند. در این طرح، سعی شده تا با مراجعه به این موضوع و نیاز، آربیتری طراحی و مطرح شود که علاوه بر برطرف کردن مشکل پیاده‌سازی در منطق مدارهای مجتمع دیجیتال برنامه‌پذیر، امضاهایی با مشخصه‌های مطلوب را تولید کند. در نتایج مشاهده شد که می‌توان با مساحت 112 clb تعداد 210 بیت خروجی را تولید کرد. همچنین با محاسبه‌ی نتایج تابع پیشنهادی، مقادیر 43 درصد برای uniqueness ، و 52.80 درصد و 52.13 درصد به ترتیب برای randomness و bit-aliasing محاسبه شد.
|
|
کلیدواژه
|
fpga، physical unclonable function، امنیت سخت‌افزار، arbiter puf، تعیین هویت
|
|
آدرس
|
, iran, , iran, , iran, , iran
|
|
پست الکترونیکی
|
mahdi.aminian@guilan.ac.ir
|
|
|
|
|
|
|