طراحی تقویت کننده عملیاتی گیت محور cmos با ولتاژ بسیار پایین و با کارایی بالا

این مقاله توصیف و تجزیه و تحلیل طراحی و نتایج شبیه‌سازی مبتنی بر hspice منابع تغذیه با ولتاژ بسیار پایین (lvs) و مدار تقویت‌کننده عملیاتی (op-amp) مبتنی بر گیت cmos (gd) را ارائه می‌کند. مدار lvs cmos gd op-amp با استفاده از پارامترهای فناوری cmos 90 نانومتری و تکنیک کاسکود تا شده (fc) که در مرحله ورودی دیفرانسیل به کار گرفته شده ، طراحی شده است. نتایج شبیه‌سازی hspice نشان می‌دهد که بهره کلی 73.1 دسی‌بل، پهنای باند بهره واحد 14.9mhz، حاشیه فاز 61، اتلاف توان کل 0.91mw، نوسان ولتاژ خروجی از -0.95v تا 1v است، حالت مشترک نسبت 84.2db است، ولتاژ نویز ارجاعی معادل ورودی 50.94nv/√hz در فرکانس 1mhz، نرخ چرخش مثبت 11.37v/μs نرخ انحراف منفی 11.39v/µsزمان نشست 137ns است. نسبت منبع تغذیه مثبت 74.2db ، و نسبت منبع تغذیه منفی 80.1dbاست. مقایسه نتایج شبیه‌سازی در ولتاژهای منبع تغذیه ±1vو ±0.814vمدار بسیار lv cmos gd op-amp نشان می‌دهد که مدار با مشخصات عملکرد عالی عمل می‌کند و برای بسیاری از کاربردهای قابل توجهی که برای cmos op-amp در lvs بسیار مناسب است .