طراحی کارآمد تقسیم کننده غیربازیابی برگشت پذیر با قابلیت حفظ توازن

یکی از چالش های اساسی در مدارات مجتمع پرتراکم، اتلاف توان مصرفی است که به واسطه وجود ترانزیستورها در مدارات ایجاد می شود و موجب می گردد دمای مدار افزایش یابد. طراحی مدارات دیجیتال به شیوه برگشت پذیر می تواند به عنوان یکی از رویکردهای کارآمد برای رفع این چالش به کار گرفته شود. علاوه بر این، طراحی مدارات برگشت پذیر با قابلیت حفظ توازن می تواند در تشخیص اشکالات در مدارات بسیار موثر باشد. تقسیم کننده ها به عنوان یکی از مدارات پرکاربرد در سیستم های محاسباتی دیجیتال مورد استفاده قرار می گیرند. مدارات تقسیم کننده متشکل از واحد های پایه ای جمع کننده، مالتی پلکسر و دو مدار ترتیبی ثبات و ثبات شیفت به چپ با قابلیت بار شدن موازی هستند. این مقاله یک طراحی جدید و کارآمد از تقسیم کننده غیربازیابی برگشت پذیر با قابلیت حفظ توازن ارائه می کند. برای این منظور در ابتدا یک نگهدارنده حالت نوع d برگشت پذیر با قابلیت حفظ توازن پیشنهاد شده است. سپس یک ثبات n بیتی برگشت پذیر با قابلیت حفظ توازن با استفاده از نگهدارنده حالت برگشت پذیر پیشنهادی ارائه گردیده است. در ادامه یک شیفت ثبات n+1 بیتی برگشت پذیر با قابلیت حفظ توازن با استفاده از نگهدارنده پیشنهادی و سایر دروازه های برگشت پذیر پیشنهاد شده است. در نهایت تقسیم کننده برگشت پذیر n بیتی با قابلیت حفظ توازن بر اساس الگوریتم غیربازیابی توسعه یافته است. نتایج حاصل از مقایسه ها نشان می دهند مدار پیشنهادی از لحاظ معیارهای ارزیابی مدارات برگشت پذیر همچون هزینه کوانتومی، تعداد ورودی های ثابت و تعداد خروجی های زائد در مقایسه با کارهای پیشین برتری دارند.

efficient design of parity-preserving reversible non-restoring divider

one of the basic challenges in high density integrated circuits is loss of power consumption, which is caused by presence of transistors in circuits and causes the temperature of the circuit to increase. the design of digital circuits in a reversible way can be used as one of efficient approaches to solve this challenge. in addition, the design of parity preserving reversible circuits can be very effective in detecting faults in circuits. dividers are used as one of the most widely used circuits in digital computing systems. divider circuits include an adder, a multiplexer and two sequential register and parallel in to parallel out left shift register circuits. this paper is presented a new and efficient design of a parity preserving reversible non restoring divider. for this purpose, first, a parity preserving reversible d latch is proposed. second, a parity preserving reversible n bit register is presented using the proposed reversible d latch. third, a parity preserving reversible (n+1) bit shift register using the proposed reversible d latch and other reversible gates is proposed. finally, a parity preserving reversible n bit divider is developed based on the non restoring algorithm. the results of comparisons show that the proposed circuit is superior in terms of evaluation criteria of reversible circuits such as quantum cost, number of constant inputs and number of garbage outputs compared to previous works.