طراحی و شبیه سازی مدولاتور سیگما دلتای مرتبه چهارم با استفاده از تقویت کننده پارامتریک با آستانه دینامیکی برای کاربرد سمعک دیجیتال

در این مقاله، یک مدولاتور مرتبه چهارم، بدون ota ، تک بیتی و کم مصرف زمان گسسته (dt ) دلتا سیگما (δσ) با ساختار ciff برای کاربردهای سمعک پیشنهاد شده است. در دستگاه های پزشکی قابل حمل مانند سمعک که به طور دائم استفاده می شود، طول عمر باتری و اتلاف انرژی بسیار مهم است. در یک مدولاتور دلتا سیگما، پر مصرف‌ترین بخش otaها هستند. بنابراین، حذف ota ها یک چالش است، و مدولاتور پیشنهادی از تقویت‌کننده‌های پارامتریک تفاضلی، با استفاده از آستانه دینامیکی در طبقات زوج و تقویت کننده‌های مبتنی بر اینورتر در طبقات فرد دلتا سیگما به جای otaها استفاده می‌کند. تکنیک pmos آستانه دینامیکی برای اولین بار در mpa تفاضلی استفاده شده است و آنالیزهای تئوری و شبیه‌سازی‌های انجام شده، عملکرد بهتری را نسبت به روش سنتی نشان می‌دهد. همچنین، یک مدار چاپر در طبقه اول مدولاتور برای کاهش هارمونیک و نویز فلیکر استفاده شده است. مدولاتور تفاضلی پیشنهادی با استفاده از فناوری استاندارد cmos 180 نانومتری شبیه‌سازی شده و 90/5 دسی‌بل sfdr، 64 دسی‌بل sndr با فرکانس پهنای باند ورودی 10 کیلوهرتز و نسبت بیش نمونه برداری 128 به دست آمد. ولتاژ تغذیه 1 ولت و fomw برابر با 3/43 pj/step است.

design and simulation of fourth order sigma-delta modulator using parametric amplifier with dynamic threshold for digital hearing aid application

in this paper, a fourth-order, ota-free, single-bit, low-consumption discrete-time (dt) delta-sigma (δσ) modulator with ciff structure is proposed for hearing aid applications. in portable medical devices such as hearing aids that are used permanently, the battery life and energy dissipation are very important. in a typical delta sigma modulator, the power-hungry parts are the ota. therefore, the elimination of otas is a challenge, and the proposed modulator uses new differential parametric amplifiers, with dynamic thresholde in even stages and inverter-based amplifiers in odd delta sigma stages instead of the otas. the dynamic threshold pmos technique has been used for the first time in differential mpa, and the theoretical analyzes and simulations performed show better performance than the traditional method. also, a chopper circuit is used on the first fstage to reduce the harmonics and flicker noise. the proposed differential modulator is simulated using standard 180 nm cmos technology, which achieves 90.5 db sfdr and 64 db sndr with an input bandwidth frequency of 10 khz and an oversampling ratio of 128. the power supply is 1v and the fomw were obtained as 3.43 pj/step.