طراحی سلول تمام جمع کننده تک بیتی کم توان مبتنی بر ترانزیستور عبور

در دنیای الکترونیک و دیجیتال امروزی، افزایش تقاضا برای سیستم‌های قابل حمل موجب شده تا صنعت الکترونیک و تکنولوژی طراحی تراشه‌ها به سمت روش‌های کاهش مصرف توان سوق پیدا کنند و لذا مصرف توان به معیاری مهم در این زمینه تبدیل شده است. هم‌چنین افزایش سرعت تراشه‌ها و کاهش تاخیر انتشار مدارها همواره از اهداف مهم مهندسان طراح دیجیتال بوده است. از انجا که عنصر جمع‌کننده ‌ از جمله عناصر مهم در بسیاری از سیستم‌های دیجیتال است، لذا امروزه جمع‌کننده‌های گوناگون با تکنولوژی‌ها و رویکردهای مختلف طراحی مطرح شده‌اند که هر یک دارای مزایا و معایب مشخصی می‌باشند. در این مقاله، سلول مدار تمام جمع کننده تک بیتی مبتنی بر ترانزیستور عبور با مصرف توان کم ارائه شده است این مدار با فرکانس 1ghzبرای استفاده در بلوک های واحد محاسبه منطق و ریاضی پردازنده‌های سیگنال دیجیتال و انواع سیستم‌های الکترونیکی و مخابراتی دیجیتال کاربرد دارد . در مدار پیشنهادی از ساختار xor-xor استفاده شده و مبتنی بر تکنینک ترانزیستور عبور می باشد و پارامترهایی نظیر توان مصرفی، تاخیر انتشار، حاصلضرب توان در تاخیر ، و تعداد ترانزیستورها بهبود حاصل شده است. مدار پیشنهادی در تکنولوژی 180نانومتر cmos طراحی شده است و نتایج شبیه سازی نشان می دهد که به ازای ولتاژ تغذیه 1.8 ولت توان مصرفی برابر با 83 میکرو وات ، تاخیر زمانی 89 پیکو ثانیه ، حاصلضرب توان در تاخیر 7 فمتو ژول بدست می آید.

design of low power single-bit full-adder cell based on pass-transistor logic

in today’s electronic and digital world, increasing demand for portable systems has led the electronics industry and chip design technology to reduce power consumption methods, and therefore power consumption has become an important criterion in this field. also, increasing the speed of chips and reducing the propagation delay of circuits has always been an important goal of digital design engineers. since the adder element is one of the important elements in many digital systems, so today various adders with different technologies and design approaches have been proposed, each of which has certain advantages and disadvantages. this paper presents a low-power single-bit full-adder cell design that is based on pass-transistor logic.this circuit is used in the arithmetic logic units of digital signal processors and also in several electronic and digital communication systems that operate within the frequency range of in 1ghz. the proposed cell exploits the pass transistor techniques and xor-xor structures to improve the design parameters namely power consumption, propagation delay, power–delay product, and the number of transistors. the proposed circuit is designed using 180nm cmos technology and the simulation results show that for a supply voltage of 1.8v, the power consumption, delay, and power–delay product have been achieved as 83 w, 89ps, and 7fj respectively.