|
|
تحلیل تاثیرتغییرات معماریfinها بر جریانdrain ترانزیستورfinfet و بر متوسطتوانمصرفی و تاخیرانتشاری درتمامجمعکنندهیcmos-آمیخته
|
|
|
|
|
نویسنده
|
راشدزاده تیمور ,ریاضی محمد علی ,چراغی شیرازی نجمه
|
منبع
|
مهندسي مخابرات جنوب - 1400 - دوره : 10 - شماره : 40 - صفحه:25 -36
|
چکیده
|
در این مقاله، مدارتمام جمع کننده، باسبک منطقی cmos-آمیخته مطرح شده است که ترکیبی از ترانزیستورهای عبور و گیت های انتقال و ترانزیستورهای نوعn وp می باشد. برای طراحی مدار تمام جمع کننده از ترانزیستورهایfinfet، مدل bsim-cmg، دو-گیتی و ساختار finfetرویbulk و طولgate 16 نانومتر استفاده خواهیم کرد و برای شبیه سازی از hspiceاستفاده می کنیم. با توجه به ساختار و معماری ترانزیستورهایfinfet، تاثیر تغییرات در ضخامت و ارتفاع وتعدادfin بر روی جریانdrain ترانزیستورfinfet و پارامترهای خروجی تمام جمع کننده مانند تاخیرانتشاری و متوسط توان مصرفی تمام جمع کننده و همچنین تاثیر تغییرات در فرکانس ورودی ها مورد بررسی قرارمی گیرد. مطابق نتایج شبیه سازی با افزایش ارتفاع وضخامت وتعدادfin، جریان drainترانزیستورfinfet و توان مصرفی تمام جمع کننده افزایش پیدا می کند و تاخیرانشاری تمام جمع کننده کاهش پیدا می کند و بلعکس. و همچنین با افزایش فرکانس کاری، توان مصرفی تمام جمع کننده افزایش پیدا می کند.
|
کلیدواژه
|
تمامجمعکننده، توان، تاخیر، finfet، جریان
|
آدرس
|
دانشگاه آزاد اسلامی واحد بوشهر, گروه برق, ایران, دانشگاه آزاد اسلامی واحد بوشهر, گروه برق, ایران, دانشگاه آزاد اسلامی واحد بوشهر, گروه برق, ایران
|
پست الکترونیکی
|
jce.iaub@gmail.com
|
|
|
|
|
|
|
|
|
analysis of the effect of changes of fins architectural on finfet drain current and on average power dissipation and propagation delay in the hybrid-cmos full adder
|
|
|
Authors
|
rashedzadeh teimoor ,riyazi mohammad ali ,cheraghi shirazi najmeh
|
Abstract
|
in this paper, full adder circuit with hybrid-cmos logic style is proposed which is a combination of pass transistors and transmission gates and n p type transistors. for design full adder circuitry using finfet transistors, bsim-cmg model, dual-gate and bulk finfet structure using 16nm gate length and hspice simulation. due to the structure and architecture of the finfet transistors, the effect of changes in thickness and height and the number of fins on the drain current of the finfet transistor and output parameters such as average power dissipation and propagation delay of the full adder cell and also the effect of changes in inputs frequency of full adder are investigated. according to the simulation results, with increasing thickness and height and the number of fins, average power dissipation increases and propagation delay decreases, and vice versa. as well as increasing the operating frequency up, average power dissipation increases.
|
|
|
|
|
|
|
|
|
|
|
|
|