عملکرد خطینگی بهبود یافته با تغییرات ولتاژ حالت مشترک کم برای مبدل آنالوگ به دیجیتال تقریب متوالی غیردودویی با روش سوییچ‌زنی یکنوا

در این مقاله، یک مبدل آنالوگ به دیجیتال تقریب متوالی تمام تفاضلی با استفاده از الگوریتم جستجوی غیر دودویی تعمیم یافته با دقت 10 بیت و 11 گام مقایسه و نرخ نمونه‌برداری 4.17ms/s ارائه شده است، که این مبدل را برای کاربردهای توان پایین مناسب می‌سازد چرا که این الگوریتم جستجو دیگر نیازی به کالیبراسیون ندارد. در الگورتیم جستجوی غیر دودویی همپوشانی‌هایی بین محدوده‌های جستجو وجود دارد که این امکان را فراهم می‌سازد که خطاهای تصمیم‌گیری بصورت دیجیتالی اصلاح گردد. در این کار به منظور بهبود رفتار خطی ساختار پیشنهادی، یک زیر مبدل دیجیتال به آنالوگ آرایه خازنی با وزن غیردودویی پیاده‌سازی شده است و نیز با انتخاب مناسب خازن‌های غیردودویی آرایه‌ی خازنی سبب افزایش فرکانس نمونه برداری نسبت به مبدل تقریب متوالی متعارف شده‌ایم. ساختار پیشنهادی بر اساس منطق سوییچ‌زنی یکنوا عمل می‌نماید. این روش سوییچ‌زنی، توان مصرفی dac را به نسبت روش سوییچ زنی متعارف تا حد قابل توجهی کاهش می‌دهد. ساختار پیشنهادی در فن آوری 180nmcmos طراحی شده است و نتایج شبیه سازی نشان می‌دهد که به ازای ولتاژ تغذیه‌ی1.8v نسبت سیگنال به نویز و اعوجاج (sndr) 61.35 db و توان مصرفی 78.14µw و رقم شایستگی (fj/conver.step) 19.57 بدست می‎‌آید.

improved of linearity performance with low common-mode voltage variations for non-binary successive approximation adc with a monotonic switching method

in this paper, a fully differential successive approximation a/d converter is presented using the extended non-binary search algorithm with an accuracy of 10-bits, 11 comparison steps, and the sampling rate of 4.17ms/s which is suitable for low-power applications because it does not require to be calibration. in the non-binary search algorithm, there are overlaps between the search rang, that allow comparison decision errors to be digitally corrected. to improve the linear behavior of the proposed structure, a capacitive array d/a converter with non-binary weight is implemented, and the sampling frequency is increased compared to the conventional successive approximation converter through proper selection of non-binary capacitances of the capacitive array. the proposed structure operates based on monotonic switching logic. this switching method reduces the power consumption of dac compared to conventional switching. the proposed structure is designed using 180nm cmos technology and the simulation results show that for a supply voltage of 1.8v, signal to noise and distortion ratio (sndr) is 61.35db, power consumption is 78.14µw, and figure of merit is 19.57(fj/conv.step).