طراحی یک منبع جریان با مقاومت خروجی بالا در فناوری 180 نانومتر cmos
|
|
|
|
|
DOR
|
20.1001.2.0020135610.1400.4.1.328.1
|
|
نویسنده
|
ناصری احمد ,جوانمرد مهدی
|
|
منبع
|
همايش ملي فناوريهاي نوين در مهندسي برق، مكانيك و كامپيوتر ايران - 1400 - دوره : 4 - چهارمین همایش ملی فناوریهای نوین در مهندسی برق، مکانیک و کامپیوتر ایران - کد همایش: 00201-35610
|
|
چکیده
|
هدف از انجام این پژوهش، طراحی یک منبع جریان cmos با مقاومت خروجی بالا می باشد. در این طراحی از تکنیک فیدبک مثبت استفاده می شود و روابط تحلیلی همراه با نتایج شبیه سازی ارائه می شود. روش افزایش بهره استفاده شده در این مدار، باعث افزایش مقاومت خروجی می شود. افزایش بهره توسط یک تقویت کننده عملیاتی دوطبقه انجام می شود. طراحی مدار آینه جریان در تکنولوژی 18/0 و با ولتاژ تغذیه 8/1 ولت در نرم افزار cadence انجام می شود. مدار پیشنهادی با تعدادی از مدارهای رایج مقایسه شده است. نتایج شبیه سازی بیانگر کارایی بالای روش پیشنهادی است.
|
|
کلیدواژه
|
منبع جریان ,فیدبک مثبت ,مقاومت خروجی
|
|
آدرس
|
دانشگاه پیام نور - تهران, ایران, دانشگاه پیام نور - تهران, ایران
|
|
|
|
|
|
|
|
|
|