طراحی بلوک تفاضلی بر اساس جبرانسازی فرکانسی cmos ota
|
|
|
DOR
|
20.1001.2.0020135610.1400.4.1.229.2
|
نویسنده
|
آسیابی طیبه ,بسحاق ابراهیم
|
منبع
|
همايش ملي فناوريهاي نوين در مهندسي برق، مكانيك و كامپيوتر ايران - 1400 - دوره : 4 - چهارمین همایش ملی فناوریهای نوین در مهندسی برق، مکانیک و کامپیوتر ایران - کد همایش: 00201-35610
|
چکیده
|
ساختار جبران ساز فرکانسی جدید با کارایی بالا ارائه شده است که برای سازماندهی مسیرهای پیشرو و فیدبک، از مسیرهای کاملا متفاوت استفاده می کند. در این جبران ساز برای تخریب و تقویت جریان های فیدبک، از جابجایی قطب و صفر استفاده می کند، که منجر به لغو قطب - صفر می شود. در ساختار پیشنهادی از خازن جبران ساز کوچکی، به منظور طراحی بسیار فشرده و کاهش مصرف توان استفاده شده است. مدار پیشنهادی همراه با چندین طراحی پیشرفته، به طور گسترده مورد بررسی و مقایسه قرار گرفته است. با توجه به نتایج ضریب شایستگی (fom)، می توان بهبود عملکرد مدار را نتیجه گرفت که این سبب پایداری و کاهش مصرف توان می شود. علاوه براین، پهنای باند (gbw) بیش از 15 بار بیشتر از دیگر مدارهای مقایسه شده افزایش می یابد.
|
کلیدواژه
|
جبرانساز فرکانسی بلوک تفاضلی ,تقویت کننده ,کاهش توان مصرفی
|
آدرس
|
دانشگاه آزاد اسلامی ماهشهر, ایران, راه آهن زاگرس خوزستان، اندیمشک, ایران
|
پست الکترونیکی
|
ebrahim.boshagh@yahoo.com
|
|
|
|
|