طراحی یک مقایسه کننده cmos با حاصل ضرب توان تاخیر پایین

استفاده از مقایسه کننده های دینامیک به عنوان اساسی ترین بخش در اغلب سیستم های الکترونیکی به ویژه انواع مبدل های داده آنالوگ به دیجیتال با توان مصرفی پایین و سرعت بالا مورد نظر طراحان قرار گرفته است. در این مقاله مدار مقایسه کننده دینامیکی دو دنباله ای طراحی شده است، که با استفاده از تکنیک های متنوع مداری، از جمله ساختارهای کراس کوپل در سرعت بخشیدن به عمل مقایسه، مقایسه کننده دینامیک دو دنباله ای بهینه ای طراحی شده است و در مقایسه با سایر مقایسه کننده های موجود، نه تنها توان مصرفی پایین بلکه سرعت بالا و در نتیجه حاصلضرب تاخیر در توان پایین تری از خود نشان می دهد. کاهش توان مصرفی و افزایش سرعت، افست پایین و نویز kick back اندک از ویژگیهای مدار پیشنهادی می باشد. مقایسه کننده در تکنولوژی cmos، 90 نانومتر در ولتاژ تغذیه 1 ولت و با فرکانس 500 مگاهرتز طراحی و شبیه سازی شده است.