ارائه یک الگوریتم مکاشفه ای مبتنی بر قوانین برای مقیدسازی ونگاشت مدار ورودی بر روی یک معماری قابل بازپیکربندی درشت دانه

امروزه با افزایش پیچیدگی سیستم‌های دیجیتال، استفاده از سنتز سطح بالا در طراحی و پیاده‌سازی‌های سخت‌افزارهای مختلف به یک ضرورت تبدیل شده است. به علاوه، به دلیل بالا بودن هزینه‌های ساخت مدارهای دیجیتال، تمایل به استفاده از سخت‌افزارهای قابل بازپیکربندی افزایش یافته است. اما برای حفظ سرعت و کارایی، ریزدانگی در طراحی این سخت‌افزارها به تدریج افزایش یافته، به طوریکه در حال حاضر سخت‌افزارهای قابل بازپیکربندی درشت‌دانه در کاربرهای مختلف از جایگاه ویژه‌ای برخوردار هستند. از سوی دیگر، استفاده از کاربردهای حسابی و به ویژه حساب دهدهی در زندگی روزمره بشر بسیار رایج است و به همین دلیل، بهینگی این مدارها و کارایی آن‌ها بسیار حائز اهمیت می‌باشد. این مقاله به اراﺋﻪ یک الگوریتم مکاشفه‌ای مبتنی بر قوانین برای مرحله مقیدسازی و نگاشت در سنتز سطح بالای مدارهای دهدهی ورودی بر روی یک ﻣﻌﻤﺎری ﻗﺎﺑﻞ ﺑﺎزﭘﯿﮑﺮﺑﻨﺪی درﺷﺖداﻧﻪ در این کاربرد می‌پردازد.