روش جدید در امنیت سیستم های رمزنگاری توسط گیت های نامتوازن

امروزه اشتراک اطلاعات و انتقال ایمن آن بین سیستم های مختلف الکترونیکی ضروری شده است. یکی از چالش های مهم در این زمینه حملات کانال جانبی می باشد که با استفاده از تکنیک های موجود سعی در بدست آوردن کلید رمزنگاری دارند. هدف از این پژوهش ارائه طرح جدیدی برای مقاوم‌سازی الگوریتم‌های رمزنگاری می‌باشد. در این طرح با به هم زدن توان مصرفی توسط دو عامل ارتقاء گیت‌های کلیدی و تزریق تصادفی تاخیر در اجرای بخش‌های مختلف از الگوریتم استاندارد رمزنگاری پیشرفتهaes ، میزان مقاومت این سامانه در مقابل حملات تفاضلی توان dpa افزایش یافته است. برای اصلاح گیت xor از مدلی استفاده شده است که با وجود توان متغیر در زمانهای مختلف عملکردی ثابت و منطقی دارد. ترکیب گیت فوق با تاخیرهای تصادفی که توسط pll در ناحیه گذرا ساخته می‌شود، مقاومت سیستم را بیشتر بهبود داده است. طرح فوق در تکنولوژی 65nm پیاده شده و نتایج حاصل از شبیه‌سازی در مقابل حملات تفاضلی توان نتایج قابل قبولی را نشان داده است. این طرح تنها هزینه سربار 33 درصد در فضای اشغالی و 25 درصد در توان مصرفی را به دنبال داشته است، و تنها سرعت عملکرد 3 درصد کم شده است در حالی که مقاومت تقریبا دو برابر شده است.

a new method in the security of encryption systems by unbalanced gates

introduction: nowadays, sharing information in communication systems and computers demands high levels of security. side channel attacks are mainly considered as a main challenge in cryptographic systems which they are used as attacking techniques to break encrypted devices such as smart cards. the purpose of this research is introducing a new plan for strengthening on-chip encryption algorithms. the proposed plan is based on using phase-locked loop (pll) and enhanced xor gate in advanced encryption standard (aes) algorithm. in this approach, by disturbing the power consumption and time of execution for each different round of the algorithm, the encryption algorithm is protected against differential power attacks (dpa). the proposed method has been implemented in tsmc 65nm technology in cadence and the results show that the algorithm becomes immune against dpa using this method. as overheads, the silicon area and power consumption increased about 33% and 25%, respectively, whereas, the clock rate has been reduced less than 3%. methodin modern digital systems, if the data in the systems carries classified information, data encryption is unavoidable. for example, encryption in smart cards, portable electronic devices, mobile phones and remote control devices use encryption systems to deal with unauthorized intruders [1][2]. one of the requirements of today’s electronic systems is high speed, low power consumption and information security. the basis of this method is the combination of the two characteristics of delay and power noise injection into the system using gates,resultsthe comparison of the results in the simulation mode showed that the system has a good resistance against dpa attacksone of the characteristics that exist to check the ability of retrofitting methods is the amount of hardware overhead and the imposition of additional power in the proposed retrofitting method. to check this issue, the hardware overhead and power consumption of the implemented method are presented in table (2).discussionwith a reasonable number of power diagrams, so that compared to in the previous designs, the number of power diagrams has been almost doubled and the only overhead cost of the system is the increase in the volume of the occupied space by 33% and the power consumption by 20%.