بررسی نقش مقاومت حافظه دار نانوالکترونیکی در آینده سخت افزارهای امنیتی

مقاومت حافظه‌دار آنالوگ موسوم به ممریستور عنصری در ابعاد نانومتری است که مقاومت آن بین دو مقدار حداقل ron و حداکثرroff قابل برنامه‌ریزی است و مقدار مقاومت آن تا اعمال ولتاژ جدید، حفظ و ذخیره می‌شود. از آنجا که این عنصر غیرفعال، حافظه‌دار، کوچک، کم مصرف، دارای سرعت سوییچینگ بالا و قابلیت یکپارچه سازی با مدارات مجتمع را دارد بعنوان یکی از عناصر کلیدی در مدارهای آینده نانوالکترونیک مطرح و مورد توجه است. ویژگی‌های خاص ممریستور می‌تواند امکاناتی را در اختیارمان بگذارد که توسط سایر عناصر مداری و الکترونیکی موجود امروزی قابل دستیابی نیستند. در این مقاله، ابتدا ضمن مرور عملکرد این عنصر، یک مدل مداری مناسب برای استفاده از آن در شبیه ساز اسپایس طراحی و ارائه خواهد شد و سپس رفتار و منحنی مشخصه این عنصر با کمک مدل ایجاد شده بررسی خواهد شد. پس از آن با ارائه چند شبیه سازی و مقایسه پیاده سازی cmos و مدار مشابه cmos-نانو، با شبیه سازی توان مصرفی الگوریتم رمز پیشرفته استاندارد اهمیت استفاده از این عنصردر پیاده سازی سخت افزاری الگوریتم های امنیتی از حیث مقابله با حملات رمزشکنی تحلیل توان بررسی خواهد شد. شبیه سازی ها در محیط capture cis، hspice و cadence spectre انجام شده است. نتایج این تحقیق می تواند در ارتقا امنیت سامانه های فناوری اطلاعات و ارتباطات، تجهیزات سازمانی و هوشمند و سامانه های شهری و تجاری نسل آینده مورد استفاده قرار بگیرد.

Investigating the role of nanoelectronic memory resistaor in the future of hardware security

Memristor is the forth fundamental circuit element that has received considerable attention due to its possible applications in future nanoscale systems. This paper describes the advantages that this nanoscale elements and nanotechnology may offer in the implementation of encryption algorithms in hardware and embedded platforms. To demonstrate this subject,, an Advanced Encryption Standard core was designed and implemented in both CMOS and hybrid CMOS/nanotechnology. The resistance of both implementation s against power analysis attack was evaluated and compared. It was demonstrated that hybrid CMOS/Nano circuit provides considerable improvement over implementation with regular CMOS circuits in terms of power consumption and resistance against Differential Power Analysis (DPA) attacks without needing to apply any costly algorithmic countermeasure or using any extra circuit. Simulations were carried out using HSPICE and Cadence Spectre and the attack algorithm was written in MATLAB. The results obtained in this paper can be used in enhancing the security of the future generation of urban and commercial smart information and communication systems.