چالش های طراحی آی سی های دیجیتال در فرآیندهای ساخت نانومتری

مدارهای مجتمع دیجیتال (یا آیسی های دیجیتال) امروزه در سیستمهای کامپیوتری و مخابراتی بسیار مورد استفاده قرار میگیرند. افزودن کارکردهای هر چه بیشتر به سیستم، نیاز به افزایش کارایی و در عین حال کاهش قیمت در مداره ای مجتمع، روند کوچکمقیاس شدن فناوری را موجب شده است. اما کوچکمقیاس شدن شتابان فناوری به ویژه در گره های فناوری کوچکتر از 45nm چالش های بزرگی را ایجاد نموده است. در این گره های فناوری از یک سو حفظ دقت نسبی پارامترهای افزاره ها و خطوط واصل دشوارتر است و از سوی دیگر حفظ سطح کارایی مطلوب (برای مثال سرعت پردازش ریز پردازنده ها در سیستم های پردازشی) در طول عمر بسیاری از قطعات تجاری به یک مساله مهم تبدیل شده است. در عین حال مصرف توان پویا و به ویژه توان نشتی، به دغدغه ی مهمی در طراحی مدارهای مجتمع دیجیتال تبدیل شده است، این در حالی است که مصرف توان به ویژه در کاربردهای پرتابل همچون گوشی تلفن همراه و یا تبلت ها و لپتاپ ها بسیار پر اهمیت است. در این پژوهش مهمترین چالش های طراحی مدارهای دیجیتال در محدوده ی نانومتری مورد بررسی قرار میگیرند.