|
|
طراحی مدار سریع تشخیص خطا در ارتباطات شبکهای زیر آب
|
|
|
|
|
نویسنده
|
خدابنده پوریا ,تقی پور عیوضی شیوا
|
منبع
|
دريا فنون - 1399 - شماره : 22 - صفحه:34 -42
|
چکیده
|
به دلیل وجود نویز در ارتباطات زیر آب دادهها مستعد خطا میشوند و ارسال چنین بستههایی منجر به کاهش طول عمر شبکه میگردد. به منظور رفع این چالش در محیطهای نویزدار بکارگیری کدینگ افزونه به منظور تشخیص خطا ضروری است. از طرفی با توجه به قدرت پردازشی کم و توان محدود گرهها، استفاده از کدینگهای سریع با توان مصرفی کم رایجتر است. سیستم اعداد ماندهای افزونهای نمونهای از این کدینگها میباشد. در این مقاله با بکارگیری قضیه باقیمانده چینی مدار مبدلی به منظور تشخیص خطا برای مجموعه پیمانه {2^n-1, 2^n+1, 2^2n} در این سیستم طراحی شده است. با توجه به فرم پیمانهها بازه دینامیکی بزرگتر بوده و استفاده از قضیه باقیمانده چینی منجر به طراحی مدار پرسرعت با مصرف سخت افزار کم شده است. مدار پیشنهادی و رویکردهای ارائه شده قبلی به دو روش گیت واحد و پیاده سازی در نرم افزار ise 13.1 با زبان توصیف سخت افزار بر اساس پارامترهای سرعت و مساحت مصرفی مقایسه شدهاند. نتایج حاصل بیانگر بهبود چشمگیر مساحت و پیچیدگی زمانی مدار پیشنهادی در بازههای دینامیکی بزرگ میباشد.
|
کلیدواژه
|
ارتباطات زیر آب، نویز، کدینگ افزونه، تشخیص و تصحیح خطا، سیستم اعداد ماندهای
|
آدرس
|
دانشگاه آزاد اسلامی واحد سمنان, ایران, دانشگاه آزاد اسلامی واحد تبریز, ایران
|
پست الکترونیکی
|
taghipour@iaut.ac.ir
|
|
|
|
|
|
|
|
|
Design of a fast fault detection circuit in underwater network communications
|
|
|
Authors
|
Khodabandeh Poorya ,TaghipourEivazi Shiva
|
Abstract
|
Because of existing noise in the underwater communications, data are susceptible to error and sending such packets will reduce network lifetime. Applying redundant coding for error detection is necessary in noisy enviroments, to solve this challenge. Also, due to the low processing power and limited energy of the nodes, using fast coding with low power consumption is common. The residue number system is an example of these condings. In this paper, a reverse converter is designed for moduli set {2^n1, 2^n+1, 2^2n} in this system for error detection. Forms of modulus cause to have a larger dynamic range and using Chinese remainder theorem, leads to have a highspeed with lowarea consumption circuit. Both unit gate model and VHDL simulation in ISE 13.1 based on delay and area comsumption are used to compare the proposed circuit and previously presented approaches. The results indicate a significant improvement in the area and time complexity of the proposed circuit in large dynamic ranges, as a result the life of the network will increases.
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|