تحلیل تقویت کننده کم نویز با محدوده خطینگی وسیع برای گیرنده رادیویی فراپهن باند با توان مصرفی پایین

در این مقاله یک تقویت‌کننده کم نویز فراپهن ‌باند مقاوم در برابر تداخل‌گرها در باند فرکانسی 10/6-3/1 گیگاهرتز برای گیرنده‌های رادیویی بی‌سیم جهت انتقال اطلاعات با نرخ بالا ارائه شده است. اعوجاج هارمونیکی مرتبه دوم و سوم (iip2 ,iip3) و عدد نویز ساختار پیشنهادی با بکارگیری تکنیک‌های مشتق تطبیقی مکمل بهبود یافته ، فیدبک غیرفعال و خلاقیت در مدار بهبود یافته است. درطرح پیشنهادی با استفاده از فیلتر lc بالاگذر و پیکربندی سورس مشترک، تطبیق امپدانس پهن باند تضمین شده است. از روش گرایش بدنه مستقیم برای کاهش ولتاژ آستانه ماسفت استفاده شده است و تمامی ترانزستورهای نوع n و p در ناحیه وارونگی قوی کار می‌کنند. با منبع تغذیه 1.2 ولت، ساختار پیشنهادی 7.41 میلی وات توان مصرف می‌کند. نتایج شبیه‌سازی با جانمایی درنرم‌افزار کیدنس برای ترانزیستور ماسفت با تکنولوژی 180 میکرومتر نشان می‌دهد که ضریب بازگشت ورودی کمتر از 10- دسی‌بل، کمترین مقدار عدد نویز 2.6 دسی‌بل، بهره 11 دسی‌بل بدست آمده است. بیشترین مقدار iip3 و iip2 درکل باند فرکانسی 7.5 گیگاهرتز به ترتیب 3.62+ و 31.11+ dbm می‌باشد. اندازه تراشه برای طرح پیشنهادی برابر870×734 میلیمتر مربع می‌باشد. با توجه به نتایج به ‌دست آمده، lna پیشنهادی به عنوان گزینه مناسب برای کاربردهای فراپهن باند با ویژگی توان مصرفی کم و محدوده خطینگی وسیع معرفی می‌گردد.

Design of a highly linear low power low noise amplifier for UWB receivers

In this paper a interferenceresistant ultrawideband low noise amplifier is presented in frequency range of 3.110.6 GHz for high data rate wireless communication and radio receiver. Second and third order input intercept point (IIP2 and IIP3) are enhanced in the novel circuit by new circuit structure and by adopting the Improved Complementary Derivative Superposition (ICDS), Forward Body Bias (FBB)and resistive feedback. The proposed LNA uses low pass filter and common source topology as wideband input matching. Utilizing FBB technique reduce the threshold voltage and hence lower power consumption is achieved. The postlayout simulation of the proposed LNA in a 180 nm RF CMOS process show S11 less than 10 dB in the entire band. Minimum of noise figure is 2.6 dB, power gain is about 11 dB, maximum of IIP3 and of IIP2 are 3.61 dB and 31.11 dB, respectively. The chip area is 734 mm ×870 mm. The DC power consumption is only 7.4 mW with 1.2V DC supply.