|
|
|
|
طراحی فلیپ‌فلاپ‌های جدید سه‌سطحی در نانوالکترونیک با استفاده از cnfet
|
|
|
|
|
|
|
|
نویسنده
|
رهبری کتایون ,حسینی علی
|
|
منبع
|
مهندسي برق و مهندسي كامپيوتر ايران - 1402 - دوره : 21 - شماره : 3 - صفحه:167 -177
|
|
چکیده
|
استفاده از مدارات چندسطحی می‌تواند باعث کاهش اتصالات داخل تراشه شود. کاهش اتصالات داخل تراشه‌ها باعث کاهش حجم تراشه و اتلاف توان در اتصالات می‌گردد. در سال‌های اخیر با توجه به توانایی نانوالکترونیک در طراحی مدارات چندسطحی، تحقیقاتی در این زمینه رونق گرفته است. مدارات ترتیبی، فلیپ‌فلاپ‌ها از اجزای مهم پردازنده‌ها و مدارات vlsi هستند. در این مقاله برای اولین بار، فلیپ‌فلاپ سه‌سطحی با پالس ژنراتور پیشنهاد گردیده و همین طور فلیپ‌فلاپ دیکد باینری به سه‌سطحی و نیز اولین فلیپ‌فلاپ با استفاده از بافر معرفی شده و سپس این فلیپ‌فلاپ‌ها با خودشان و مدارات قبلی مقایسه شده‌اند. همچنین از این فلیپ‌فلاپ‌ها در طراحی شمارنده سه‌سطحی استفاده شده است. نتایج شبیه‌سازی با نرم‌افزار hspice بیانگر عملکرد صحیح مدارات پیشنهادی می‌باشد. در مدل فلیپ‌فلاپ پالس ژنراتور sti %20، در فلیپ‌فلاپ sp %30 و در فلیپ‌فلاپ با بافر 30% بهبود در تاخیر و کاهش در تعداد ترانزیستور وجود دارد. همین طور در جدول مقایسه، مزایا و معایب هر کدام مورد بررسی قرار گرفته است.
|
|
کلیدواژه
|
فلیپ‌فلاپ، مدارات سه‌سطحی، ترانزیستور نانوکربنی
|
|
آدرس
|
دانشگاه آزاد اسلامی واحد یادگار امام خمینی, دانشکده مهندسی کامپیوتر و برق, ایران, دانشگاه آزاد اسلامی واحد یادگار امام خمینی, دانشکده مهندسی کامپیوتر و برق, ایران
|
|
پست الکترونیکی
|
sal_hosseiny@yahoo.com
|
|
|
|
|
|
|
|
|
|
|
|
|
|
design of new ternary flip flops using cntfet in nanotechnology
|
|
|
|
|
Authors
|
rahbari katayoun ,hosseinoi ali
|
|
Abstract
|
using multi-valued logic can reduce chip interconnections, which can have a direct effect on chip area and interconnections power consumption. in recent years, due to the ability of nano electronics in the design of multi-level circuits, research in this field has flourished. the sequential circuits, flip-flops are important components of processors and vlsi circuits. in this paper, for the first time, a ternary flip-flop with a pulse generator has been proposed, and also a ternary binary-decode flip-flop and the first flip-flop using a buffer have been introduced. then these flip-flops are compared with themselves and previous circuits. also, these flip-flops have been used in the design of the ternary counter. the simulation results with hspice software show the correct performance of the proposed circuits. there is a 20% improvement in delay and a reduction in the number of transistors in the sti pulse generator flip-flop model, 30% in the sp flip-flop, and 30% in the buffer flip-flop. also, in the comparison table, the advantages and disadvantages of each have been examined.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|