|
|
محاسبه زمان نشست و sr تقویتکنندههای عملیاتی دوطبقه cmos با جبرانسازی کسکود
|
|
|
|
|
نویسنده
|
غلام نتاج حنانه ,آدرنگ حبیب اله ,محسنی صالح ,قریشی صالح
|
منبع
|
مهندسي برق و مهندسي كامپيوتر ايران - 1400 - دوره : 19 - شماره : 4 - صفحه:279 -286
|
چکیده
|
زمان نشست و نرخ چرخش، یکی از پارامترهای مهم در آپامپهای فیدبکدار است. در این مقاله زمان نشست و نرخ چرخش در تقویتکننده دوطبقه تمام تفاضلی cmos با جبرانسازی کسکود مورد تحلیل قرار میگیرد. ویژگی تحلیل ارائهشده آن است که رفتار ترانزیستورها پس از اعمال پله در ورودی به طور دقیقتر مورد بررسی قرار میگیرد و نشان داده میشود که زمان نشست و همچنین نرخ چرخش به اندازه پله ورودی وابستگی دارد. تحلیل انجامشده میتواند برای طراحی و محاسبات دستی در مدارهای مجتمع مفید واقع شود. همچنین جهت بررسی اعتبار و دقت تحلیل ارائهشده، شبیهسازیهای مختلفی انجام شده که تطابق عالی بین مدل تحلیلی ارائهشده و نتایج شبیهسازی را نشان میدهد.
|
کلیدواژه
|
زمان نشست، نرخ چرخش، اسلویینگ، جبرانسازی کسکود، تقویتکننده عملیاتی و پاسخ پله
|
آدرس
|
دانشگاه آزاد اسلامی واحد نور, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد نور, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد نور, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد نور, گروه مهندسی برق, ایران
|
پست الکترونیکی
|
salehghoreyshi@gmail.com
|
|
|
|
|
|
|
|
|
Analysis of Slew Rate and Settling Time in Two Stage CMOS Operational Amplifiers with Cascode Compensation
|
|
|
Authors
|
Gholamntaj hannane ,Adarang habib ,Mohseni seyed saleh ,Ghoreishi seyed saleh
|
Abstract
|
Slew rate and settling time are the important parameters in opamps with feedback. In this paper, the slew rate and settling time of the fully differential two stages folded cascade architecture amplifier with cascade compensation is analyzed. An important characteristic of the proposed analytical model is that the behavior of the transistors is examined in detail after applying the step in the input, and it is shown that the settling time as well as slew rate would depend on the size of the input step. The performed analysis can be beneficial for design and manual calculations in integrated circuits. Moreover, circuit level simulation is used to validate the analytical results with particular emphasis on slew rate and settling time. Simulations results show excellent conformance between the analytical equations and the simulation results.
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|