سلول حافظه ایستای (sram) زیرآستانه هشت ترانزیستوری با قابلیت‌های بهبودیافته خواندن و نوشتن

سلول حافظه sram شش ترانزیستوری معمولی در ولتاژهای کم قابلیت نوشتن مناسبی ندارد و نیز دچار خطاهای خواندن می‌شود. در این مقاله با ارائه یک طرح هشت ترانزیستوری برای سلول حافظه، علاوه بر بهبود قابلیت نوشتن، میزان خطای خواندن نیز به شدت کاهش یافته است. بدین ترتیب سلول ارائه‌شده توانایی کارکردن در ولتاژهای زیرآستانه در حد 275 میلی‌ولت را دارد، در حالی که سلول حافظه شش ترانزیستوری معمولی فاقد این قابلیت است .با طراحی سلول ارائه‌شده و سلول شش ترانزیستوری معمولی و نیز سه سلول دیگر از بین مقالات اخیر برای مقایسه در تکنولوژی 90 نانومتر صنعتی و انجام شبیه‌سازی با hspice ملاحظه شد که طرح مذکور در ولتاژ تغذیه 800 میلی‌ولت، تاخیر خواندن و نوشتن را به ترتیب به میزان 50% و 47/5%، نسبت به بهترین طرح از بین چهار طرح فوق کاهش داده است. همچنین میزان بهبود توان مصرفی یک عمل نوشتن در این ولتاژ، نسبت به بهترین طرح، 40% بوده است. از بین پنج طرح مقایسه‌شده، تنها طرح ارائه‌شده ما قابلیت کارکرد صحیح در ولتاژهای زیرآستانه را دارد. در انتها با تهیه چینش طرح ارائه‌شده در تکنولوژی 180 نانومتر صنعتی و انجام شبیه‌سازی بعد از چینش، اثر اضافه‌شدن پارامترهای پارازیتی در مدار چینش را مورد بررسی قرار داده‌ایم.

SubThreshold 8T SRAM Cell with Improved WriteAbility and Read Stability

Conventional 6T SRAM cell suffers from poor writeability and poor read stability at low supply voltages. In this paper a new 8T SRAM cell is proposed that achieves improved writeability and increased read stability at the same time. The proposed SRAM cell can successfully operate at small supply voltages as low as 275 mV whereas conventional 6T SRAM cell cannot. To show the prominence of the proposed cell and for better comparison, our SRAM cell, conventional 6T SRAM cell, and also three other SRAM cells from recent literature are designed in a 90nm industrial CMOS technology with the same conditions. Simulation results show that the proposed 8T SRAM cell decreases write and read delays by 47.5% and 50%, respectively at supply voltage of 800 mV. Our SRAM cell also improves power consumption for single write operation by 40% over the best design at supply voltage of 800 mV. Among the five designs compared, our design is the only one that operates at supply voltages as low as 275 mV. Finally, layout of the proposed SRAM cell is developed in 180 nm industrial CMOS technology and results of postlayout simulations are discussed.