|
|
تقویتکننده کمنویز فراپهن باند با استفاده از تکنیک معکوسکننده با پیکزنی القایی
|
|
|
|
|
نویسنده
|
بکرانی مهدی ,تسخیری محمد مهدی ,آسایش علی
|
منبع
|
الكترومغناطيس كاربردي - 1401 - دوره : 10 - شماره : 1 - صفحه:109 -120
|
چکیده
|
در این مقاله، یک تقویتکننده کمنویز در باند فرکانسی فراپهن ghz 3/110/6 با استفاده از تکنولوژی cmos 130 nm طراحی شده است. در این مدار از تکنیک سورس تبهگنی برای گسترش پهنای باند و ایجاد تطبیق ورودی و از تکنیک استفاده مجدد جریان برای دستیابی به بهره بالا استفاده میشود. همچنین از آنجا که اغلب تکنیکهای تطبیق امپدانس خروجی موجب تضعیف بهره یا خطسانی میشود، از تکنیک معکوسکننده با پیکزنی القایی استفاده شده است تا علاوهبر فراهم نمودن تطبیق امپدانس 50 اهمی در خروجی، بهره و خطسانی را نیز بهبود دهد. این تکنیک رفتار هارمونیک سوم را بهبود و بهره را db 2/7 افزایش داده است. مدار پیشنهادی دارای s11 کمتر از s22، db 1/9 کمتر از db 10، ماکزیمم بهرهdb 19/6، عدد نویز بین 7/db 22، توان مصرفی mw 28 و iip3 با مقدار dbm 3/5 میباشد. همچنین ابعاد جانشانی طرح برابر µm 701/4 × µm 991/84 است. مزایای ساختار پیشنهادی در مقایسه با ساختارهای فراپهن با تکنولوژی یکسان، در بهره بالاتر، عدد نویز کمتر و تطبیق بهتر خروجی میباشد.
|
کلیدواژه
|
تقویتکننده کمنویز، تبهگنی سورس، استفاده مجدد از جریان، پیکزنی القایی، خطسانی
|
آدرس
|
دانشگاه صنعتی قم, ایران, دانشگاه صنعتی قم, ایران, دانشگاه صنعتی قم, ایران
|
پست الکترونیکی
|
aliasayesh10@gmail.com
|
|
|
|
|
|
|
|
|
The Presentation of a Low Noise UWB Amplifier Using an Inverter with Inductive Peaking Technique
|
|
|
Authors
|
Bekrani Mehdi ,taskhiri mohammad mahdi ,Asayesh Seyed Ali
|
Abstract
|
In this paper, a 3.1 to 10.6 GHz low noise amplifier is designed using the 130 nm CMOS technology. In this circuit, the source degeneration technique is employed to increase the bandwidth and achieve input impedance matching. In addition, a current reuse technique is employed to achieve a high gain. Since most output impedance matching techniques degrade the gain or linearity, an inverter along with an inductive peaking technique is used to provide the output impedance matching of 50 ohms and to improve both the linearity and gain. This technique enhances the third harmonic behavior and increases the gain by 2.7 dB. The proposed circuit achieves S11 of less than 9.1dB, S22 of less than 10 dB, the maximum gain of 19.7 dB, NF of 2 to 2.7 dB, and IIP3 of 3.5 dBm. Moreover, the power consumption of the proposed circuit is 28 mw and the core layout size is 991.84 μm×701.4 μm. The advantages of the proposed circuit over UWB structures with the same technology are higher gain, lower noise figure (NF), and better output matching.
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|