بهبود کارایی در چندپردازنده ای ها با استفاده از سه مرحله مهاجرت ناپیوسته جهت نگاشت برخط

در این مقاله مفاهیم و پارامترهای مختلف در نگاشت برخط برای کارهای متعدد در شبکه روی تراشه بررسی شده است. در این راستا سه گام اساسی پیدا نمودن اندازه زیرتوری مناسب، محل زیرتوری در همبندی توری جهت تخصیص و مکان اصلی در زیرتوری جهت نگاشت بر خط کار در نظر گرفته شده است. لذا الگوریتم های موثر پیشین جهت انتخاب ابعاد زیرتوری، الگوریتم های مهاجرت پردازنده مبتنی بر دو مرز سطری، فشرده سازی بالا پایین محدود شده، فشرده سازی چهارگوشه برخط پویا (odcfc) و روش های مهاجرت ترکیبی برای همبندی توری با الگوریتم پیشنهادی جهت بررسی کارایی مقایسه شده است. در این راستا، تاثیر پارامترهای کارآیی میانگین زمان اجرای کار و میانگین بهره وری سیستم با الگوریتم های پیشین جهت دستیابی به پیکربندی مناسب در شبکه های روی تراشه بررسی شده اند. در این مقاله بیست و نه الگوریتم مختلف پیاده سازی شده و از بین آن ها هفت الگوریتم که عملکرد بهتری نسبت به سایرین دارا هستند انتخاب شده است. در واقع، با استفاده از روش های مهاجرت تلفیقی کارا توانستیم تعداد مهاجرت های پردازنده ها را محدود نماییم و در نتیجه میانگین زمان اجرای کار بین 36% تا 38.1% و میانگین بهره وری سیستم بین 38.2% تا 48.5% بهبود یافته است.

Performance Improvement in Multiprocessors Using Three Steps of Non Contiguous Migration for Online Mapping

In this paper, we have presented different concepts and parameters in the online mapping for different jobs in the network on chips. Thus, three essential steps are considered which are finding the appropriate size of submesh, finding a submesh place in integrating the mesh for online task allocation and finding the main place in submesh for online task mapping. For this purpose, efficient previous models to select the dimensions of the submesh, the processor migration methods based on the tworow boundary, limited leftright compaction, limited topdown compaction, online dynamic compactionfour corner (ODCFC) and hybrid migrations for mesh topology are compared with the proposed algorithm to check the comparative performance. Also, the impact of different performance parameters which are average job execution time and average system utilization will be compared against the previous mechanisms to achieve the appropriate configuration of the network on chips. It is worth noting that in this article, 7 algorithms, which have achieved better performance, have been selected among the 29 ones. We have demonstrated that using hybrid migration strategies enable us to limit the number of processors migrations. Consequently, significant improvements have been achieved in the average job execution time (%36 ~ %38.1), and the average system utilization (%38.2~%48.5).