طراحی یک آشکارساز پوش با زمان گذار بسیار کم و حساسیت بالا با استفاده از تکنولوژی 180nm cmos برای کاربردهای راداری

در این مقاله یک آشکارساز پوش در بازه فرکانسی 2.7ghz تا 3.9ghz با زمان گذار بسیار کم و حساسیت بالا در تکنولوژی 180nm cmos ارائه شده است. آشکارساز مبتنی بر روش تقویت کننده های لگاریتمی آشکارسازی متوالی بوده و از سه قسمت تشکیل شده است: هسته آشکارساز(یکسوساز)، تقویت کننده rf شبه لگاریتمی، طبقه خروجی. هسته اصلی آشکارساز، مبتنی بر روش سورس کوپل شده نامتقارن است که به صورت یکسوساز تمام موج عمل میکنند و دارای بازه فرکانسی 0.1ghz تا 10ghz با زمان گذار 1ns است. در این مقاله همچنین با تزریق بخشی از ورودی به مسیر جریان tail، حساسیت آشکارساز به اندازه 2 db بهبود یافته است. جهت تقویت سیگنال، از یک تقویت کننده کم نویز پیشنهادی با ورودی تکی و خروجی تفاضلی و یک تقویت کننده تفاضلی ساده بصورت سری استفاده شده است. طبقه خروجی ضمن اینکه سیگنال آشکار شده پالسی را بدون افزایش قابل توجه در زمانهای فراز و فرود فیلتر میکند، میتواند یک بار خازنی 2pf را راه اندازی نماید. در این مقاله همچنین با بکارگیری محدودکننده های توان ماسفتی در تقویت کننده کم نویز و تقویت کننده تفاضلی، ضمن جلوگیری از اشباع تقویت کننده ها در اثر سیگنال ورودی با دامنه بزرگ، یک رفتار شبه لگاریتمی برای مدار کلی حاصل شده است. نتایج شبیه سازی پس از لی اوت مدار پیشنهادی با استفاده از spectre rf در فرکانس 3.3 ghz نشان می دهد که حساسیت این آشکارساز بهتر از 45dbm و زمان های فراز و فرود کمتر از 1.2ns میباشد که نسبت به کارهای اخیر بهبود قابل توجهی دارد. رنج دینامیکی شبه لگاریتمی این آشکارساز 20 db، مصرف توان قسمت آشکارساز آن حدود 12mw از یک منبع ولتاژ 1.8v و مساحت اشغالی آن 72µm×72µm است درحالی که مساحت ناحیه فعال آشکارساز کل، شامل تقویت کننده ها، محدودکننده ها، آشکارسازها و بافر خروجی 0.7mm×0.55mm است.

a high sensitive envelope detector with very low transition time using 180 nm cmos technology for radar applications

this paper presents a high sensitive envelope detector in 2.7ghz to 3.9ghz frequency band using 180 nm cmos technology. the detector is based on the successive detection logarithmic amplifiers (sdla) and consists of three sections: the detector core (rectifier), semi logarithmic rf amplifier, and output stage. the detector core is based on the unbalanced source coupled method, which provides a full wave rectifier. the frequency bandwidth and transition time of detector core are 0.1ghz to 10 ghz and 1ns, respectively. in this paper, the sensitivity of the detector is also improved about 2 db by injecting part of the input signal into the tail current path. to amplify the signal, a proposed low noise amplifier(lna) with a single input and differential output and a simple differential amplifier in series are used. the output stage provides a low pass filter and drives a 2pf output capacitance, without increasing the transition time. by using rf power limiters in the outputs of lna and differential amplifier, a semi logarithmic behavior for the total circuit is obtained while preventing saturation of amplifiers due to the large input signal. post layout simulation results by spectre rf show the sensitivity of 45dbm and the rise and fall times of less than 1.2ns, which is a significant improvement compared to recent reported work. the semi logarithmic dynamic range and the power consumption of this detector are 20db and 12mw from a voltage source of 1.8v, respectively. the occupied area of the detector core is only 72µm×72µm, while the active area of the total detector, including amplifiers, limiters, rectifiers and output buffer is 0.7mm×0.55mm.