روش بهینۀ تصحیح سریع دیجیتالی خطا در مبدل آنالوگ به دیجیتال خط لوله با الگوریتم dlms
|
|
|
|
|
|
|
|
نویسنده
|
پاکدل مجتبی ,کریمیان حسین
|
|
منبع
|
محاسبات نرم - 1397 - دوره : 7 - شماره : 1 - صفحه:24 -33
|
|
چکیده
|
در این مقاله، با استفاده از الگوریتم جست‌وجوکنندۀ تکاملی dlms سرعت همگرایی الگوریتم تصحیح خطای دیجیتالی در تصحیح خطای عدم تطابق خازن‌ها، بهرۀ محدود و غیرخطی تقویت‌کننده‌ها به میزان قابل توجهی افزایش یافته است. برای این منظور، ابتدا مبدل آنالوگ به دیجیتال 16 بیتی خط لوله به‌صورت معکوس در حوزۀ دیجیتال مدل‌سازی شده است. مدل دیجیتال به‌دست‌‌آمده یک فیلتر fir با 16 وزن قابل تنظیم است. برای تنظیم وزن‌های فیلتر fir الگوریتم تصحیح خطا به سه مرحله تقسیم شده است. در هر مرحله، تعدادی از وزن‌های فیلتر توسط الگوریتم dlms تنظیم شده و در مجموع الگوریتم تصحیح خطا با 3000 بار تکرار در طی سه مرحله همگرا می‌شود. الگوریتم dlms با استفاده از کدهای سنتزپذیر با زبان verilog hdl شبیه‌سازی شده و قابل‌‌پیاده‌سازی است. تقسیم الگوریتم تصحیح خطا به سه مرحله سبب بهبود کیفیت تصحیح خطا و کاهش توان مصرفی خواهد شد. همچنین در این مقاله، مدار mdac بهینه‌ای جهت طراحی مبدل خط‌لوله پیشنهاد شده و الگوریتم تصحیح خطا بر اساس همین مدار طراحی شده است.
|
|
کلیدواژه
|
مبدل آنالوگ به دیجیتال خط لوله، عدم تطابق خازن‌ها، بهرۀ محدود تقویت‌کننده، بهرۀ غیرخطی تقویت‌کننده، فیلتر fir، الگوریتم dlms
|
|
آدرس
|
دانشگاه کاشان, دانشکده مهندسی برق و کامپیوتر, ایران, دانشگاه کاشان, دانشکده مهندسی برق و کامپیوتر, ایران
|
|
پست الکترونیکی
|
hkarimiyan@kashanu.ac.ir
|
|
|
|
|
|
|