افزایش کارآیی و قابلیت اطمینان شبکه روی تراشه دوبعدی با کاهش تعداد لینک‌های عبوری

شبکه روی تراشه، زیرسیستم ارتباطی درون یک مدار مجتمع است که ارتباط بین پردازنده‌ها در سیستم روی تراشه را فراهم می‌سازد. برای رسیدن از یک گره به گره دیگر، چندین مسیر مختلف وجود دارد؛ بنابراین باید الگوریتم مسیریابی وجود داشته باشد تا به‌وسیلۀ آن مسیر رسیدن به مقصد را به دست آورد. در این مقاله الگوریتمی مبتنی بر کاهش مسیر عبوری برای رسیدن یک بسته از مبدا به مقصد ارائه شده است؛ این الگوریتم قادر است علاوه بر بالابردن قابلیت اطمینان، باعث کاهش تاخیر، توان مصرفی و افزایش کارآیی شبکه روی تراشه شود و این در شرایطی است که بیشتر شبکه‌های تحمل‌پذیر خطای ارائه‌شده در این حوزه به‌ازای رسیدن به قابلیت اطمینان بالاتر، پارامترهایی ازقبیل تاخیر، توان مصرفی و پیچیدگی‌های مداربندی را افزایش می‌دهند. روش ارائه‌شده با کمترین تغییرات سخت‌افزاری و پیچیدگی‌مداری باعث بهبود کارآیی شبکه می‌شود. مسیر گذرانده‌شده با بسته برای رسیدن به مقصد کاهش می‌یابد و این کاهش مسیر یعنی عبور از تعداد لینک و مسیریاب کمتر و کاهش احتمال برخورد با لینک‌ها و مسیریاب‌های معیوب و افزایش قابلیت اطمینان شبکه. همچنین عبور از تعداد لینک‌ها و مسیریاب‌های کمتر موجب کمترشدن تاخیر و توان مصرفی شبکه نیز خواهد شد.

Performance and Reliability Improvement on 2DNOC Based on Reducing the Number of Passing Links

Network onchip is a communication subsystem within an integrated circuit that provides communication between processors in the onchip system. There are several different ways to get from one node to another. Therefore, there must be a routing algorithm to find the route to the destination. This paper presents an algorithm based on the reduction of the passing path to reach a packet from origin to destination which is able to increase the reliability, reduce latency, power consumption and increase network efficiency on the chip. And this is when most of the faulttolerant networks presented in this field increase parameters such as delay, power consumption and circuit complexity in order to achieve higher reliability. The proposed method improves network performance with minimal hardware changes and circuit complexity. The path passed by the packet is reduced to reach the destination, which means passing through fewer links and routers and less chance of encountering faulty links and routers and increasing network reliability. Also, passing fewer links and routers will reduce network latency and power consumption.