مولد اعداد شبه تصادفی بر اساس مدل نورون ایژیکویچ اتاپسی تحت تابش الکترومغناطیسی و پیاده سازی مبتنی بر fpga

رفتار الکتریکی نورون‌ها در حضور اتاپس می‌تواند پیچیده‌تر باشد. در حضور یک اتصال اتاپسی، مدل نورون ایژیکویچ می‌تواند انواع رفتارهای دینامیکی مانند رفتار آشوبناک را نشان دهد. در این مقاله یک مولد اعداد شبه تصادفی جدید، قوی و با سرعت بالا بر اساس نوسانگر نورون ایژیکویچ اتاپسی و همچنین پیاده‌سازی مبتنی بر fpga آن ارائه می‌شود. مدل نورون ایژیکویچ اتاپسی شبیه‌سازی شده و به صورت دینامیکی تحلیل خواهد شد. سپس، با استفاده از پلتفرم xilinx system generator مولد اعداد شبه تصادفی پیشنهادی مدل‌سازی و شبیه‌سازی شده، و در ادامه با استفاده از ابزار سنتز xilinx سنتز شده و در نهایت بر روی برد fpga از نوع xilinx spartan 6 xc6slx9پیاده‌سازی می‌گردد. از تابع xor به عنوان یک عملیات پس از پردازش، برای افزایش میزان تصادفی بودن توالی بیت‌های خروجی استفاده می‌شود. نتایج حاصل از پیاده سازی fpga نشان می‌دهد که هزینه پیاده‌سازی مولد اعداد شبه‌تصادفی پیشنهادی در مقایسه با کارهای مشابه کمتر بوده و همچنین مولد پیشنهادی به حداکثر فرکانس 63.2 مگاهرتز و نرخ خروجی تولید بیت تا 18.4 مگابیت بر ثانیه دست می‌یابد. مجموعه تست nist برای تست میزان تصادفی بودن توالی بیت‌های تولید شده استفاده می‌شود. نتایج آزمون nist کیفیت بالای توالی بیت‌های تصادفی تولید شده را تایید می‌کند به طوری که برای اکثر نتایج آزمایش، p value بزرگتر از 0.5 است. تولید کننده اعداد تصادفی پیشنهادی می‌تواند در کاربردهایی نظیر سیستم‌های امنیتی و رمزنگاری مورد استفاده قرار گیرد

pseudo random number generator based on autaptic izhikevich neuron model under electromagnetic radiation and its fpga implementation

the electrical behavior of neurons can be more complex in the presence of autapse. in the presence of an autaptic connection, the izhikevich neuron model can show a variety of dynamic behaviors, such as chaotic behavior. this paper presents a novel, high speed and robust pseudo random number generator based on the autaptic izhikevich neuron oscillator and its fpga implementation. the autaptic izhikevich neuron model is simulated and dynamically analyzed. then, the proposed pseudo random number generator is modeled and simulated using the xilinx system generator platform, synthesized using xilinx synthesis tool, and implemented on the xilinx spartan 6 xc6slx9 fpga evaluation board. as a post processing operation, the xor function is used to increase the randomness of the output bit sequences. the fpga implementation results show that the implementation cost of the proposed pseudo random number generator is lower than similar works, and the proposed generator achieves a maximum frequency of 63.2 mhz. the nist test suite is used for testing the quality of the generated bit sequences. the nist test results indicates the high quality of the generated random bit sequence.