|
|
مقایسه کننده حوزه زمان بالک - درایو با بهره ولتاژ به زمان بالا و توان مصرفی پایین
|
|
|
|
|
نویسنده
|
صنعتی روح اله ,خطیب فرزان ,جوادیان صراف محمد ,کاردهی مقدم ریحانه
|
منبع
|
مهندسي برق دانشگاه تبريز - 1400 - دوره : 51 - شماره : 4 - صفحه:393 -401
|
چکیده
|
در این مقاله یک مقایسه کننده حوزه زمان برای کار در ولتاژهای تغذیه بسیار کم، برای کاربرد در مدارهایی که حداکثر تغییرات ولتاژ مشترک ورودی مقایسه کننده، نصف ولتاژ تغذیه است، ارائه شده است. در مقایسه کننده پیشنهادی، یک المان تاخیر جدید با بهره تاخیر-ولتاژ بسیار بالا پیشنهاد شده است. هدف از طراحی این مقایسه کننده دستیابی به بهره تاخیر-ولتاژ بالا در المان تاخیر است که منجر به افزایش دقت مقایسه کننده و همچنین کاهش چشمگیر توان مصرفی و مساحت اشغالی نسبت به مقایسه کننده های حوزه زمان رایج می شود. ایده اصلی این کار، به کارگیری مفهوم ناحیه زیر آستانه ترانزیستور و همچنین استفاده از ولتاژ بالک ترانزیستور به عنوان ورودی مقایسه کننده، می باشد. مقایسه کننده پیشنهادی در تکنولوژی 0.18µm tsmc و در ولتاژ تغذیه 1v شبیه سازی شده است که با توجه به کاربرد مورد نظر، ولتاژ تغذیه را می توان تا حدود 0.4v نیز کاهش داد. نتایج شبیه سازی ها نشان می دهد که مقایسه کننده پیشنهادی در ولتاژ 1v و با فرکانس 2.5mhz توان مصرفی حدود 250nw دارد. ضریب شایستگی 0.1µw/mhz نشان دهنده عملکرد مناسب مقایسه کننده پیشنهادی می باشد. همچنین مقایسه گر پیشنهادی مقاومت خوبی نسبت به تغییرات تکنولوژی دارد و بر اساس شبیه سازی مونت کارلو انجام شده، میزان آفست این مقایسه کننده 2.8mv محاسبه شده است.
|
کلیدواژه
|
المان تاخیر، مقایسه کننده حوزه زمان، زیر آستانه، بالک-درایو
|
آدرس
|
دانشگاه آزاد اسلامی واحد مشهد, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد مشهد, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد مشهد, گروه مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد مشهد, گروه مهندسی برق, ایران
|
پست الکترونیکی
|
r_k_moghaddam@mshdiau.ac.ir
|
|
|
|
|
|
|
|
|
low power bulk-driven time-domain comparator with high voltage-to-time gain
|
|
|
Authors
|
sanati roohollah ,khatib farzan ,javadian sarraf mohammad ,kardehi moghaddam reihaneh
|
Abstract
|
this paper presents a time-domain comparator with low supply voltage and low power consumption for using in circuits that comparator’s input common-mode voltages swing is 0 to half supply voltage. to design the time-domain comparator, a delay element with a very high delay-voltage gain is proposed. the purpose of designing this comparator is to achieve high delay-voltage gain, which leads to an increase in the accuracy of the comparator, as well as a significant reduction in power consumption and occupied area compared to conventional time-domain comparators. this time-domain comparator utilizes subthreshold concept and also uses the bulk-voltage of transistor as a comparator input. the proposed comparator is simulated in 0.18µm tsmc technology at 1v supply voltage, which according to the intended application, the supply voltage can be reduced to about 0.4v. the simulation results show that with supply voltage of 1v the proposed comparator consumes 250nw at the clock frequency of 2.5mhz. the figure of merit of 0.1µw/mhz indicates the high performance of the proposed comparator. based on the monte carlo simulation, the offset voltage of this comparator is obtained 2.8mv.
|
Keywords
|
delay element ,time-domain comparator ,subthreshold ,bulk-driven
|
|
|
|
|
|
|
|
|
|
|