یک قدم رو‌به‌جلو در طراحی مدارات مقیاس نانو به‌و‌سیله هوش ماشین

یکی از ایده های امیدبخش برای جایگزینی cmos در مقیاس نانو ایده اتوماتای سلولی کوانتومی (qca) است. بر این اساس، انواع مختلفی از مدارات الکترونیکی و منطقی طراحی و ارائه شده است که اساس طراحی آن ها گیت های اکثریت و اینورتر می باشد. در همین راستا، در کار پیش رو یک روش بهینه سازی موثر برای کاهش تعداد گیت های اکثریت و اینورتر در مدارات qca چند ورودیچند خروجی ارائه خواهد شد. روش پیشنهادی مبتنی بر برنامه نویسی ژنتیک کارتزین (cartesian genetic programming) بوده که در آن مدار qca به صورت دنباله ای از اعداد صحیح به عنوان ژنوتیپ (genotype) کد خواهد شد تا با اجرای برنامه، فنوتیپ (phenotype) بهینه با تعداد گیت ها، نوع گیت ها و اتصالات بهینه در خروجی حاصل شود. در ادامه و برای راستی آزمایی، روش پیشنهادی روی 27 تابع منطقی پیاده سازی شده و نتایج گزارش خواهد شد. نتایج آزمون ها حاکی از آن است که روش پیشنهادی در مقایسه با روش های طراحی رقیب در یافتن جواب با کمترین تعداد گیت عملکرد بهتری دارد. بر این اساس، انتظار می رود با استفاده از این روش علاوه بر تعداد گیت کمتر، مدارهای qca با سطح اشغالی و تاخیر کمتر طراحی شوند.

A Step Forward in the Design of Nano-Scale Circuits using Machine Intelligence

: One of the promising ideas to improve over CMOS constrains in the nanoscales is Quantum Cellular Automata (QCA). So far, a variety of logic circuits are designed based on QCA where usually the majority and the inverter gates are the basic building blocks from which more complicated circuits are developed. In this paper, first we propose an approach to minimize the number of the majority and inverter gates in a given circuit with multiple inputs/outputs (MIMO). In our proposal, which is based on Cartesian Genetic Programming (CGP), a QCA circuit is coded as a series of integer numbers that constitutes a genotype for CGP. Applying CGP operators then, outputs the optimum phenotype including the number and the type of gates along with their interconnections. As for the verification of this approach, we apply it to 27 logic circuits and the results are reported, which show better solutions (in majority of cases) compared to the competing approaches. In addition to a fewer number of gates, our approach may provide a way to design QCA circuits with less power dissipation and/or less occupied areas.