طراحی ترکیبی مبدل‌های مستقیم و معکوس: شیوه‌ای نو برای کاهش پیچیدگی سخت‌افزاری سیستم اعداد مانده‌ای

ساختار سخت‌افزاری سیستم اعداد مانده‌ای متشکل از چندین واحد شامل مبدل مستقیم، واحدهای محاسباتی مجزا برای انجام جمع و ضرب پیمانه‌ای و مبدل معکوس است. مبدل‌های مستقیم و معکوس که برای ارتباط سیستم اعداد مانده‌ای با دیگر مدارهای دیجیتال نیاز است، در واقع سربار سیستم می‌باشند زیرا باعت افزایش سطح تراشه و توان مصرفی می‌شوند. این مقاله، برای اولین بار، یک مبدل ترکیبی برای سیستم اعداد مانده‌ای پیشنهاد می‌دهد که مبدل‌های مستقیم و معکوس را از طریق اشتراک سخت‌افزار، یک‌پارچه می‌کند. برای رسیدن به این هدف، از الگوریتم تبدیل درهم مبنا استفاده شده‌است تا روابط حسابی تبدیل معکوس در یک قالب مشابه با روابط حسابی تبدیل مستقیم قرار گیرند. سپس با استفاده از مالتی پلکسرها و تنظیم ورودی‌ها، از سخت‌افزار مبدل معکوس، برای انجام تبدیل مستقیم استفاده شده‌است. نتایج حاصل از پیاده‌سازی vlsi مبدل ترکیبی پیشنهادی مبتنی بر تکنولوژی tsmc-65nm، برای مجموعه پیمانه {2n-1, 22n, 2n+1-1}، نشانگر کاهش حداکثر 19 درصدی سطح تراشه در مقایسه با مجموع مبدل‌های مستقیم و معکوس است. این در حالی است که تاخیر مبدل ترکیبی پیشنهادی حداکثر 10 درصد از تاخیر مبدل معکوس مجزا بیش‌تر شده‌است.

Hybrid Design of Forward and Reverse Converters: A New Approach to Reduce Hardware Complexity of Residue Number System

The Residue Number System (RNS) hardware structure consists of several components, including forward converter, separate arithmetic units for performing modular addition and multiplication, and reverse converter. Forward and reverse converters, essential in any RNS to interface with other digital circuits, represent overhead, resulting in larger chiparea and powerconsumption. This work, for the first time, proposes a hybrid converter for RNS, which unifies forward and reverse converters by reusing hardware. To achieve this aim, the mixedradix conversion (MRC) algorithm has been used for putting up the reverse conversion formulas in a similar format to forward conversion formulas. The VLSI implementation results of the proposed hybrid converter based on TSMC65nm technology for the moduli set {2n−1, 22n, 2n+1−1} show a reduction up to 19% of the required area in comparison to the total area of the forward and reverse converters. However, the delay of the proposed hybrid converter is just 10% higher than individual reverse converter delay.