|
|
سامانه توزیع پالس ساعت نوری با استفاده از دیودهای بهمنی تک فوتون در فنآوری cmos
|
|
|
|
|
نویسنده
|
کرمی محمدعظیم ,انصاریان میثاق
|
منبع
|
مهندسي برق دانشگاه تبريز - 1399 - دوره : 50 - شماره : 2 - صفحه:825 -832
|
چکیده
|
یک سامانه توزیع پالس ساعت با استفاده از دیودهای بهمنی تکفوتون قابل پیادهسازی در فنآوری استاندارد سیماس بدون استفاده از ادوات متمرکزکننده نوری ارائه شدهاست. این سیستم بدون نیاز به پیادهسازی موجبرهای نوری قابلیت توزیع پالس ساعت را در سطح تراشه دارد. سیستم متشکل از یک منبع نور با فرکانس قطع و وصل زیر 660 مگاهرتز بوده که در قسمت دریافتکننده دارای سه آشکارساز دیود بهمنی تک فوتون موازی است که سه پالس ساعت 220 مگاهرتز مجزا را میتوانند تولید نمایند. در هر لحظه از زمان دو عدد از سه عدد آشکارساز دیود بهمنی تکفوتون در فاز خاموش/انتظار و سومین دیود دوباره شارژشده آماده دریافت فوتون است. بدینترتیب ساختاری مشابه خط لوله پیادهسازی میشود که درنهایت با تعبیه یک دروازه منطقی، پالس ساعت 660 مگاهرتزی تولید میگردد. این سیستم در فنآوری 180 نانومتری cmos طراحی و طرحبندی آن شبیهسازی شدهاست. همچنین این سیستم دارای توان مصرفی 6.74 میلی وات بهازای هر سلول سهتایی از آشکارسازها بوده که لغزش الکتریکی 237 فمتوثانیه و چولگی 43 پیکوثانیه را نتیجه دادهاست.
|
کلیدواژه
|
شبکه توزیع پالس ساعت نوری، آشکارساز دیود بهمنی تک فوتون، cmos.
|
آدرس
|
دانشگاه علم و صنعت ایران, دانشکده مهندسی برق, ایران, دانشگاه علم و صنعت ایران, دانشکده مهندسی برق, ایران
|
پست الکترونیکی
|
misagh_ansarian@elec.iust.ac.ir
|
|
|
|
|
|
|
|
|
Optical Clock Distribution Network using CMOS Single-photon Avalanche Diodes
|
|
|
Authors
|
کرمی محمدعظیم ,انصاریان میثاق
|
Abstract
|
A new clock distribution network using CMOS singlephoton avalanche diodes (SPAD) in combination with free space optics is proposed. The system can work without special implementation of optical waveguides. It consists of an optical source with 660 MHz operation, which in the receiver end is composed of three parallel SPADs biased in quench, holdoff and recharge phases. With the pipeline analogues implementation of SPADs and a logic cell output a 660 MHz clock source can be achieved. The proposed system is post layout simulated in 180nm CMOS technology. The power consumption of 6.74 mW for each SPAD cell, electrical jitter of 237 fs and skew of 43 ps is resulted.
|
Keywords
|
CMOS
|
|
|
|
|
|
|
|
|
|
|