|
|
|
|
مرجع جریان 100µ a با ضریب تغییرات دمایی پایین مبتنی بر ترکیب ترانزیستورهای زیرآستانه و اشباع
|
|
|
|
|
|
|
|
نویسنده
|
شیخی امین ,گودرزی فرشاد ,طوفان سیروس
|
|
منبع
|
مهندسي برق دانشگاه تبريز - 1398 - دوره : 49 - شماره : 4 - صفحه:1711 -1720
|
|
چکیده
|
در این مقاله یک مرجع جریان با تکنیک ترکیب ساختار ترانزیستورهای اشباع و زیرآستانه ارائه می‌شود. در این کار ابتدا با هریک از این ساختارها جریان‌های ptat و ctat تولید و با یکدیگر ترکیب شد. سپس برای دستیابی به ضریب تغییرات دمایی پایین جریان‌های خروجی این دو ساختار با ضرایب مناسبی جمع گردید تا یک جریان مرجع برابر با µa100 به دست آید. مدار پیشنهادی برای این مرجع جریان در تکنولوژی 0.18μm cmos tsmc طراحی و جانمایی آن به ابعاد 177.4μm×180.5μm در نرم‌افزار cadence رسم و مدار استخراج شده از آن شبیه‌سازی شد. نتایج شبیه‌سازی نشان دادند که این مرجع جریان در بازه دمایی ºc40 تا ºc120 برای حالت tt دارای ضریب تغییرات دمایی ppm/ºc3.68 می‌باشد. علاوه بر این، میانگین ضریب تغییرات دمایی آن برای 1000 بار تکرار مونت کارلو برابر ppm/ºc 16.384 است. همچنین نتایج شبیه‌سازی نشان داد که این مدار نسبت به تغییر یک ولتی ولتاژ تغذیه دارای حساسیت 2.9% می‌باشد. ولتاژ دو سر این مرجع جریان در 98% مقدار نامی خود برابر mv396 است. توان مصرفی این مدار در ولتاژ تغذیه v1.8 برابر 39.67µw است.
|
|
کلیدواژه
|
آینه جریان کسکودی، ضریب تغییرات دمایی، مرجع جریان
|
|
آدرس
|
دانشگاه زنجان, دانشکده مهندسی برق و کامپیوتر, ایران, دانشگاه زنجان, دانشکده مهندسی برق و کامپیوتر, ایران, دانشگاه زنجان, دانشکده مهندسی برق و کامپیوتر, ایران
|
|
پست الکترونیکی
|
s.toofan@znu.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A 100µA Low Temperature Coefficient Current Reference with Composition of Subthreshold and Saturation Transistors
|
|
|
|
|
Authors
|
شیخی امین
|
|
Abstract
|
This paper presents a current reference circuit by employing the combination of the saturated and subthreshold transistors structures. At first, using these two structures PTAT and CTAT currents were generated and combined with together. Then to achieve low temperature variation coefficient, proper coefficients of the output currents of these two structures were combined leading to 100µA current reference. This current reference was post layout simulated in the 0.18μm CMOS TSMC technology with Cadence software and its layout size was 177.4μm×180.5μm. Post layout simulation results show that this current reference has a 3.68 ppm/°C variation in the temperature range of 40 to 120 Celsius degrees for TT transistors. In addition, its average temperature variation coefficient is 16.384 ppm/°C for 1000 iterations of Monte Carlo simulation. This circuit has a 2.9% sensitivity per one volt change of the supply voltage. This reference require to 396 millivolts headroom voltage to reach the 98% of the nominal current value. The power consumption of this circuit at the supply voltage of 1.8V was 39.67µW.
|
|
Keywords
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|