|
|
|
|
بهینه‌سازی حساسیت خط مرجع ولتاژ کم‌توان با استفاده از ساختار نوین دوطبقه در زیرآستانه
|
|
|
|
|
|
|
|
نویسنده
|
عظیمی دستگردی محمد ,حبیبی مهدی ,دولتشاهی مهدی
|
|
منبع
|
مهندسي برق دانشگاه تبريز - 1397 - دوره : 48 - شماره : 3 - صفحه:1263 -1271
|
|
چکیده
|
در این مقاله روشی نوین به منظور ارتقاء حساسیت خط ولتاژ مرجع خروجی در مراجع ولتاژ کم‌توان با ولتاژ تغذیه‌ی پایین ارائه شده است. در توپولوژی جدید پیشنهادی یک مرجع ولتاژ شکاف انرژی در طبقه‌ی اول قرارگرفته و با تغذیه‌ی یک مرجع ولتاژ حرارتی در طبقه‌ی دوم از ولتاژ خروجی طبقه‌ی اول سبب می‌گردد، حساسیت خط به‌طور چشمگیری بهبود یابد. ساختار ارائه شده نسبت به مدارهای مشابه از حساسیت خط بهتر و در حدود 0.079 برخوردار می‌باشد. به‌کارگیری مدار در ناحیه‌ی زیر آستانه، طراحی بهینه و حداقل منبع تغذیه‌ی mv 250 منجر به اتلاف توان pw 36.2 می‌گردد که آن را در رده‌ی مراجع بسیار کم مصرف قرار می‌دهد. مدار پیشنهادی در تکنولوژی um cmos 0.18 شبیه‌سازی‌شده و همچنین به‌منظور ارزیابی در شرایطی نزدیک به واقعیت، اثرات عدم تطابق المان‌ها و تغییر فرآیند نیز در عملکرد ساختار مورد مطالعه قرارگرفته است.
|
|
کلیدواژه
|
مرجع ولتاژ، جبران‌سازی دمایی، حساسیت خط، کم‌مصرف، مدار زیر آستانه، ولتاژ پایین
|
|
آدرس
|
دانشگاه آزاد اسلامی واحد نجف آباد, دانشکده مهندسی برق, ایران, دانشگاه آزاد اسلامی واحد نجف آباد, دانشکده مهندسی برق, ایران. دانشگاه اصفهان, دانشکده مهندسی, ایران, دانشگاه آزاد اسلامی واحد نجف آباد, دانشکده مهندسی برق, ایران
|
|
پست الکترونیکی
|
dolatshahi@iaun.ac.ir
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Line Sensitivity Enhancement of Low Power Voltage Reference Circuits Using a Novel Two Stage Structure in Subthreshold
|
|
|
|
|
Authors
|
Azimi Dastgerdi M. ,Habibi M. ,Dolatshahi M.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|