یک تقویت‌کننده ترارسانایی عملیاتی مبتنی بر وارونگرهای موس با ولتاژ آستانه دینامیکی و موس گیت شناور با ولتاژ تغذیه 5/ 0 ولت در فناوری 180 نانومتر فناوری نیمه‌هادی-اکسید-فلز مکمل

در این مقاله یک تقویت کننده ترارسانایی عملیاتی (ota) کاملاً تفاضلی دو طبقه مبتنی بر وارونگر موس گیت شناور/ موس با ولتاژ آستانه دینامیک (dt/fgmos) با ولتاژ تغذیه 0.5 ولت ارائه می شود. وارونگر پیشنهادی در ساختار این تقویت کننده ترارسانایی عملیاتی به صورت ترکیبی از روش موس با ولتاژ آستانه دینامیکی (dtmos) [برای تمامی ترانزیستورهای پی-موس (pmos)] و ترانزیستور موس گیت شناور (fgmos) [برای تمامی ترانزیستورهای ان-موس (nmos)] در یک فرایند ان-ول (n-well) است. در این مدار جهت محدود سازی بهره حالت مشترک از مسیرهای پیش رو و پسخور استفاده شده است. طبقه اول دارای مسیرهای پیش رو جهت حذف حالت مشترک و طبقه دوم دارای فیدبک حالت مشترک جهت تثبیت ولتاژ حالت مشترک خروجی بر روی نصف ولتاژ (v dd) است. براساس نتایج شبیه سازی پسا-جانمایی، تقویت کننده ترارسانایی عملیاتی پیشنهادی بهره 61 دسی بل را با فرکانس بهره واحد 1.1 مگاهرتز تحت خازن های بار 13 پیکوفاراد از خود نشان داد. با بررسی های انجام شده با آنالیز مونت-کارلو مشخص گردید که تقویت کننده ترارسانایی عملیاتی مبتنی بر وارونگر پیشنهادی تحت تغییرات فرایند و عدم مطابقت افزاره می تواند به خوبی عملکرد مناسبی از خود نشان دهد. مدار پیشنهادی در فناوری 180 نانومتر سی موس مساحت 0.182 میلی متر مربع را از تراشه اشغال می کند. توان مصرفی آن 17 میکرووات بوده و می تواند در کاربردهای ولتاژ پایین و توان پایین از جمله در تجهیزات قابل حمل به خوبی استفاده شود. براساس بررسی های انجام شده، استفاده از روش موس با ولتاژ آستانه دینامیکی و موس گیت شناور می تواند به کاهش موثر ولتاژ آستانه ترانزیستورها و عملکرد خوب تقویت کننده ترارسانایی عملیاتی پیشنهادی در ولتاژ پایین منجر شود.

a 0.5 v operational transconductance amplifier based on dynamic threshold-voltage mosfet and floating gate mosfet inverters in 180 nm cmos technology

this paper presents a fully differential operational transconductance amplifier (ota) based on the dynamic threshold-voltage mosfet and floating gate mosfet (dt/fgmos) inverter with a supply voltage of 0.5 v. the proposed inverter in the structure of this ota is a combination of the dynamic threshold-voltage mosfet (dtmos) technique (for all pmos transistors) and the floating gate mosfet (fgmos) (for all nmos transistors) in n-well process. in this circuit, feedforward and feedback paths have been used to limit the common-mode gain. the first stage has feedforward paths to eliminate the common-mode and the second stage has the common-mode feedback to stabilize the common-mode output voltage on vdd/2. based on the post-layout simulation results, the proposed ota showed a gain of 61 db with a unity gain frequency (ugf) of 1.1 mhz under 13 pf load capacitors. with the studies performed by monte carlo analysis, it was found that the ota based on the proposed inverter can perform well under process variations and device mismatches. the proposed circuit in 180 nm cmos technology occupies an area of ​​0.182 mm2 from the chip. its power consumption is 17 micro;w and it can be used in low voltage and low power applications including portable equipment. according to studies, the use of dtmos and fgmos techniques can lead to the effective reduction of the threshold voltage of transistors and the good performance of the proposed ota at low voltage.