طراحی یک مدولاتور سیگما دلتای تک حلقه جدید و کم توان با هدف کاهش تعداد تقویت کننده در فیلتر حلقه برای کاربردهای بازشناسی گفتار

در این مقاله یک ساختار عمومی جدید برای مدولاتور سیگما دلتای تک حلقه با ترکیب دو روش اعوجاج پایین و نویز تزویج شده برای کاربردهای کم توان با دقت بالا ارائه شده است. روش اعوجاج پایین در ساختار ارائه شده، باعث می شود تا تابع تبدیل سیگنال آن برابر یک شود. از طرفی روش نویز تزویج شده باعث افزایش مرتبه شکل دهی نویز کوانتیزاسیون در خروجی مدولاتور می شود. هدف از به کارگیری این روش ها در طراحی ساختار، افزایش مرتبه مدولاتور در ازای عدم نیاز به تقویت کننده های عملیاتی اضافه در زمان پیاده سازی مداری آن است تا در نهایت یک مدولاتور کم توان و کم حجم نسبت به ساختارهای مشابه، حاصل گردد. برای کاهش تقویت کننده های مورد نیاز، از فیلتر با پاسخ ضربه نامحدود (iir) مرتبه دوم به جای انتگرال گیر در حلقه مدولاتور، استفاده گردید. برای بررسی عملکرد ساختار پیشنهادی، پیاده سازی و شبیه سازی آن برای کاربردهای بازشناسی گفتار (به طور نمونه برای سمعک های دیجیتال) در فناوری ساخت 180 نانومتر cmos (نیم رسانای اکلسید فلز مکمل) انجام گردید. برای یک ساختار مرتبه 3 با نرخ بیش نمونه برداری 64 و سیگنال سینوسی ورودی 6 دسی بل تمام مقیاس و فرکانس نمونه برداری 56/2 مگاهرتز، مقدار سیگنال به نویز و اعوجاج (sndr) برابر 9/81 دسی بل و محدوده پویایی (dr) برابر 88 دسی بل به دست آمده است. مقدار توان مصرفی مدولاتور برابر 9/126 میکرووات و پهنای باند آن 20 کیلوهرتز است. نتایج شبیه سازی مداری و سیستمی مدولاتور، درستی عملکرد آن را نشان می دهد.

design of novel low power single loop sigma delta modulator by reduction of amplifiers in the loop filter for speech recognition applications

in this paper, a novel general architecture for single loop sigma delta modulator is presented by combination low distortion and noise coupled techniques for high resolution low power applications. the low distortion technique in the proposed architecture makes its signal transfer function equal to one. in addition, the noise coupled technique increases the order of quantization noise shaping at the modulator output. the purpose of using these techniques in design of the architecture is to increase the order of the modulator without needing to additional operational amplifiers during its circuit implementation to finally achieve a low power modulator compared to similar ones. to reduce the required amplifiers, a second order infinite impulse response (iir) filter was used instead of an integrator in the modulator loop. to evaluate the performance of the proposed structure, its implementation and simulation for speech recognition application, i.e., digital hearing aids, were performed in 180nm cmos (complementary metal oxide semiconductor) technology. for a third order structure with a sampling rate of 64 and an input sine signal of 6dbfs and a sampling frequency of 2.56mhz, the signal to noise and distortion (sndr) is 81.9db and the dynamic range (dr) is 88db. the power consumption of the modulator is 126.9 μw and its bandwidth is 20 khz. the results of circuit and system level simulations prove its performance.